CMOS圖像傳感器系統(tǒng)中的列并行高速ADC的研究設(shè)計(jì).pdf

1、在當(dāng)今時(shí)代，信息爆炸，人們對(duì)信息的渴望是隨時(shí)隨地的。因此隨著科學(xué)技術(shù)的不斷進(jìn)步，便攜式數(shù)碼產(chǎn)品以其體積小，功耗低，易于攜帶等優(yōu)點(diǎn)擁有著當(dāng)前以及未來(lái)廣闊的市場(chǎng)。在視頻技術(shù)領(lǐng)域，CMOS圖像傳感器以其具有功耗低、攝像系統(tǒng)尺寸小、可將信號(hào)處理電路與像素采集陣列集成在一個(gè)芯片上等優(yōu)點(diǎn)，正在逐步成為傳統(tǒng)的CCD圖像傳感器的替代品。CMOS圖像傳感器的未來(lái)發(fā)展方向是大動(dòng)態(tài)范圍、高分辨率、高靈敏度、微型化和多功能化。這就給CMOS圖像傳感器系統(tǒng)的設(shè)計(jì)

2、提出了更高的要求，特別是隨著工藝水平的不斷提高，尺寸的不斷縮小，模擬電路設(shè)計(jì)所面臨的挑戰(zhàn)就越來(lái)越大。模數(shù)轉(zhuǎn)換器是模擬世界和數(shù)字世界的接口，是模擬電路設(shè)計(jì)中重要的部分。因此找到適合于CMOS圖像傳感器系統(tǒng)的模數(shù)轉(zhuǎn)換器顯得尤為重要。 本文主要從CMOS圖像傳感器系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器的需求出發(fā)，論述了列并行處理結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器的特點(diǎn)和應(yīng)用以及設(shè)計(jì)方法?？紤]到列并行處理結(jié)構(gòu)在數(shù)據(jù)處理速度上的優(yōu)勢(shì)，模數(shù)轉(zhuǎn)換器的精度和數(shù)據(jù)吞吐量就成為了設(shè)計(jì)的主

3、要考慮因素。本文中分別介紹了兩種列并行結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器：Single-slope ADC和Cyclic ADC，系統(tǒng)闡述了兩種ADC設(shè)計(jì)中的關(guān)鍵問(wèn)題。對(duì)于Single-slope ADC的功能結(jié)構(gòu)，斜坡發(fā)生器的實(shí)現(xiàn)方式及設(shè)計(jì)方法，比較器的失調(diào)，濾波器的選擇和讀出電路都做了比較詳盡的論述；對(duì)于Cyclic ADC的理論說(shuō)明，結(jié)構(gòu)選擇，電路實(shí)現(xiàn)都做了比較詳細(xì)的描述，特別是提出了一種CMOS圖像傳感器的重要噪聲——列FPN的消除方法，在很大程

4、度上減少了列FPN噪聲對(duì)圖像質(zhì)量的嚴(yán)重干擾，有著比較好的實(shí)際效果。 該設(shè)計(jì)是基于0.18um工藝的基礎(chǔ)上，通過(guò)仿真驗(yàn)證。Single-slope ADC在50MS/s的數(shù)據(jù)吞吐量下，實(shí)現(xiàn)了10 bit的高精度和僅有10mW左右的低功耗。Cyclic ADC同樣實(shí)現(xiàn)了10 bit的精度要求，并且在速度上比Single-slope ADC有了很大的提高，完成一次AD轉(zhuǎn)換只需要2us的時(shí)間，這樣使得圖像傳感器的幀頻幾乎是采用Singl