嵌入式多通路10位SAR ADC設(shè)計(jì).pdf

1、國(guó)內(nèi)圖書分類號(hào)：TN432國(guó)際圖書分類號(hào):621.3.049.774工學(xué)碩士學(xué)位論文嵌入式多通路10位SARADC設(shè)計(jì)碩士研究生：馬曉旭導(dǎo)師：葉水馳教授申請(qǐng)學(xué)位：工學(xué)碩士學(xué)科、專業(yè)：微電子學(xué)與固體電子學(xué)所在單位：微電子科學(xué)與技術(shù)系答辯日期：2007年7月授予學(xué)位單位：哈爾濱工業(yè)大學(xué)哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文III摘要系統(tǒng)級(jí)芯片(SoC:SystemonChip)的不斷發(fā)展，在推動(dòng)微控制器（MCU）、數(shù)字信號(hào)處理器（DSP）、微機(jī)械電

2、子系統(tǒng)（MEMS）的發(fā)展的同時(shí)，也推動(dòng)了嵌入式模數(shù)轉(zhuǎn)換技術(shù)的發(fā)展。作為自然界模擬信號(hào)與計(jì)算機(jī)可處理的數(shù)字信號(hào)的交互界面，嵌入式ADC涉及到通信、交通運(yùn)輸、醫(yī)療設(shè)備、數(shù)據(jù)采集系統(tǒng)、工業(yè)工程控制等諸多方面，成為嵌入式系統(tǒng)不可或缺的重要模塊之一。為了滿足嵌入式系統(tǒng)對(duì)ADC的面積小、功耗小、易實(shí)現(xiàn)等要求，本文采用逐次逼近型電路結(jié)構(gòu)，設(shè)計(jì)了一款10位8通路輸入的模數(shù)轉(zhuǎn)換器，設(shè)計(jì)整體分為模擬與數(shù)字兩個(gè)子系統(tǒng)，模擬子系統(tǒng)包括模擬多路復(fù)用器、緩沖放大器

3、、偏置電路、比較器、復(fù)合型DAC。其中，緩沖放大器采用軌至軌輸入的電壓跟隨器結(jié)構(gòu)，使其可在電源電壓至地的范圍內(nèi)對(duì)信號(hào)進(jìn)行無誤差傳輸；比較器采用三級(jí)級(jí)聯(lián)、自動(dòng)較零的高速比較器結(jié)構(gòu)，不僅實(shí)現(xiàn)了高增益，還減小了傳輸延遲，其比較精度為3mV；DAC采用了電阻分壓及電荷分配相結(jié)合的復(fù)合結(jié)構(gòu)，其中高七位采用等值電阻分壓結(jié)構(gòu)，低三位采用電荷分配結(jié)構(gòu)。這種分段復(fù)合的結(jié)構(gòu)不斷避免了大電容引入的匹配性問題，還緩解了由于制造工藝帶來的電阻誤差所引起的精度下降

4、問題。數(shù)字子系統(tǒng)包括逐次移位寄存器、狀態(tài)機(jī)及時(shí)序控制邏輯，其中逐次移位寄存器為系統(tǒng)提供二進(jìn)制逐次逼近算法；狀態(tài)機(jī)根據(jù)需要，控制系統(tǒng)在系統(tǒng)空閑、緩沖放大器采樣、緩沖放大器旁路采樣、逐次逼近轉(zhuǎn)換四個(gè)工作狀態(tài)下工作；時(shí)序控制邏輯則根據(jù)系統(tǒng)的不同工作狀態(tài)，來控制系統(tǒng)的工作時(shí)序。本設(shè)計(jì)由雙電源供電，其中模擬電壓為3.3V，數(shù)字電壓為1.8V。電路版圖采用和艦公司的0.18μm工藝完成了關(guān)鍵模擬子電路的版圖設(shè)計(jì)。關(guān)鍵詞關(guān)鍵詞模數(shù)轉(zhuǎn)換器；逐次逼近結(jié)構(gòu)