基于March C+算法的MBIST設(shè)計.pdf

1、隨著現(xiàn)代VLSI設(shè)計技術(shù)和制造工藝的飛速發(fā)展，片上存儲器容量日漸增大，特別是在系統(tǒng)芯片SOC設(shè)計中，將大量存儲器嵌入到片內(nèi)的設(shè)計方法已經(jīng)非常普遍。存儲器密度不斷增加，存儲單元面積越來越小，彼此之間越來越接近，存在故障的可能性越來越大。同時，嵌入式存儲器可能存在的故障類型越來越多，使得測試時間和測試成本都急劇增長，SOC設(shè)計的興起和發(fā)展給存儲器的可測性設(shè)計帶來巨大的挑戰(zhàn)。 存儲器內(nèi)建自測試(MBIST)降低了對測試設(shè)備(ATE)的

2、要求，而且它所要求的芯片封裝引腳的數(shù)目少，并允許對嵌入式存儲器進(jìn)行高速測試等優(yōu)點，所以它是目前應(yīng)用最廣的存儲器測試方法。 本文分析了存儲器的故障機(jī)理和故障模型，提出實現(xiàn)RAM可測性設(shè)計技術(shù)路線，分析各種可測性設(shè)計方法的優(yōu)缺點。通過對存儲器算法的研究和優(yōu)化，找出合適的存儲器測試算法，即MarchC+算法。在此基礎(chǔ)上，設(shè)計了基于MarchC+算法的內(nèi)建自測電路，給出了相應(yīng)BIST電路硬件實現(xiàn)及其故障仿真結(jié)果。基于MarchC+算法的