2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩79頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、本文以應(yīng)用于電視調(diào)諧器中的分數(shù)分頻頻率綜合器為出發(fā)點,從系統(tǒng)、電路和環(huán)路相位噪聲優(yōu)化三個方面對頻率綜合器的設(shè)計進行了深入分析和研究。本文的研究目的主要有兩點,(1)頻率綜合器相位噪聲分析模型的建立;(2)如何降低頻率綜合器的雜散。 本文首先在系統(tǒng)設(shè)計方面采用了基于穩(wěn)定性優(yōu)化方法設(shè)計了四階鎖相系統(tǒng),歸納總結(jié)了四階鎖相系統(tǒng)設(shè)計的注意事項及具體流程。 其次在電路設(shè)計方面,為了提高頻率綜合器的雜散抑制性能,本文提出了一種高電流匹

2、配性的寬輸出擺幅全差分電荷泵電路及軌到軌輸入共模電平范圍的共模負反饋電路,同時又設(shè)計了一種輸出信號完全對稱的鑒頻鑒相器來有效地克服時鐘效應(yīng)對電荷泵性能的影響。采用新電路結(jié)構(gòu)的頻率綜合器的雜散抑制性能比傳統(tǒng)結(jié)構(gòu)提高了18dB。 本文還對鎖相環(huán)路的輸出相位噪聲進行了分析、建模和優(yōu)化。分析推導(dǎo)了各個模塊電路的輸出等效噪聲的解析表達式。帶內(nèi)相位噪聲的測試結(jié)果和計算值相當接近,驗證了噪聲分析模型的準確性。 最后,根據(jù)電纜電視調(diào)諧器

3、的系統(tǒng)指標,我們在SMIC 0.18μm Mixed-signal 1P6M CMOS工藝下設(shè)計并實現(xiàn)了一個單片集成的分數(shù)分頻頻率綜合器。測試結(jié)果表明,電路的輸出頻率范圍可達1050MHz-1150MHz,頻率分辨率小于3KHz,環(huán)路鎖定時間小于80μs。10KHz頻偏處的相噪值為-71dBc/Hz,100KHz頻偏處的相噪值為-82dBc/Hz,1MHz頻偏處的相噪值為-110dBc/Hz。參考雜散小于-60dBc,分數(shù)雜散在頻偏4M

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論