大型硅片內(nèi)微區(qū)薄層電阻均勻性測試技術(shù)研究.pdf

1、隨著科學(xué)技術(shù)的飛速發(fā)展，集成電路和軟件早已經(jīng)成為信息社會經(jīng)濟發(fā)展的基石和核心，其中集成電路是最能體現(xiàn)知識經(jīng)濟特征的典型產(chǎn)品之一。目前,以集成電路為基礎(chǔ)的電子信息產(chǎn)業(yè)已成為世界第一大產(chǎn)業(yè),芯片制造技術(shù)上采用了更大尺寸的硅晶片(300mm) ；采用銅線互連技術(shù)替代鋁線技術(shù)，進一步縮小芯片內(nèi)部特征尺寸(采用90 nm 甚至65 nm 的制造技術(shù))。這樣人們對晶體的完美性，電特性就提出更為嚴(yán)格的要求，特別是微區(qū)的電特性及其均勻性更引起人們的關(guān)注

2、，微區(qū)電阻率的測試已經(jīng)成為芯片加工之中的重要工序。為了更好的保證芯片的生產(chǎn)質(zhì)量和最終產(chǎn)品的性能，需要深入開展四探針測試技術(shù)研究，運用可靠的測試手段，對器件性能做出準(zhǔn)確無誤的判斷。為此，本文開展了以下研究工作： 綜述了四探針技術(shù)的分類以及應(yīng)用范圍；對方形四探針測試技術(shù)進行了研究，利用Rymaszewski 法自動消除探針縱向游移影響的優(yōu)點，將它應(yīng)用于方形探針測試法中，并就四探針技術(shù)的優(yōu)缺點進行分析，然后在孫以材教授課題組研制的四探

3、針測試儀的基礎(chǔ)上對其做了進一步改進。在分析四探針技術(shù)的弊端的基礎(chǔ)上創(chuàng)造性的提出將電阻抗成像技術(shù)應(yīng)用于微區(qū)薄層電阻的測試中。 本課題主要完成工作如下： 1．對孫以材教授課題組研制的四探針自動測試儀提出了改進措施，重點對恒流源做了進一步改進設(shè)計。 2．就電阻抗成像技術(shù)（electrical impedance tomography，簡稱EIT）做了進一步的研究，對其正問題，有限元剖分，逆問題，線性反投影等應(yīng)用于大型硅