非均勻摻雜源漏區(qū)MOSFET源-漏電阻的研究.pdf

1、隨著現(xiàn)代集成電路技術(shù)的發(fā)展，半導(dǎo)體制造技術(shù)的不斷進(jìn)步，提高M(jìn)OSFET器件性能成為現(xiàn)在階段的迫切需求。由于半導(dǎo)體器件制造工藝技術(shù)不斷的進(jìn)步與變革，器件的尺寸從微米級發(fā)展至納米級，從而集成電路的集成度也不斷提高。MOSFET器件特征尺寸減小到納米級尺寸的領(lǐng)域，導(dǎo)致載流子遷移率會減小，從而源/漏電阻會增大，這樣造成MOSFET器件的驅(qū)動電流出現(xiàn)嚴(yán)重的退化。MOSFET器件的物理尺寸變小，相應(yīng)地器件的有效溝道長度會縮短，然而有效溝道長度是影響

2、其電學(xué)特性的重要參數(shù)之一。有效溝道長度縮小會帶來短溝道效應(yīng)，而且影響器件的導(dǎo)通電流和開關(guān)特性等電學(xué)特性。由于溝道長度不能按尺寸同比例縮小，在不會帶來短溝道效應(yīng)的情況下，控制源漏區(qū)電阻成為提高器件性能的重要因素。
　　本文主要分析了MOSFET源/漏電阻的研究意義。為了提高器件的特性，減小源/漏電阻，源漏區(qū)采用非均勻摻雜方式。對于均勻摻雜源漏區(qū)MOSFET源/漏電阻的研究，主要介紹了兩種研究方法:提取法和建模法。提取法主要介紹了溝道

3、電阻法（CRM），分析溝道電阻法的原理及提取方法。建模法主要有數(shù)值法、解析法和半解析法，分別介紹了三種方法的優(yōu)缺點，并且舉例說明了三種建模方法的適用性。通過研究均勻摻雜源漏區(qū)MOSFET源/漏電阻的建模方法，采用數(shù)值建模法對非均勻摻雜源漏區(qū)MOSFET源/漏電阻的研究更有效，這種方法可以借助計算機輔助軟件計算，雖然沒有確切的解析表達(dá)式，但解決實際問題更快捷方便。
　　基于目前已有的研究方法，提出基于數(shù)值建模法的非均勻摻雜源漏區(qū)MO

4、SFET源/漏電阻模型。主要研究兩種非均勻摻雜源漏區(qū)MOSFET器件，一種是高斯摻雜源漏區(qū)MOSFET，另一種是加硅化物高斯摻雜源漏區(qū)MOSFET。依據(jù)半導(dǎo)體物理特性分析，采用數(shù)值建模中差分模型對源漏區(qū)電勢進(jìn)行近似求解。源漏區(qū)垂直方向摻雜濃度符合高斯函數(shù)分布，水平方向的濃度值是不變的。由于源漏區(qū)垂直方向濃度值符合高斯函數(shù)分布梯度，所以源漏區(qū)電子和空穴存在漂移運動和擴散運動。根據(jù)基本的漂移擴散理論，可以得出源漏區(qū)電勢滿足的偏微分方程，利用

5、差分法求解偏微分方程。載流子在y方向具有擴散和漂移運動，x方向沒有載流子運動，可以在源漏區(qū)選取一個截面對其電流密度積分，可以得到源漏區(qū)的導(dǎo)通電流。在漏極和疊柵之間外加電壓，利用MATLAB程序可以求解出源/漏電阻值。
　　為了驗證該模型的正確性，利用SILVACO仿真提取非均勻摻雜源漏區(qū)MOSFET源/漏電阻。通過大量數(shù)據(jù)對比，差分模型計算的結(jié)果與SILVACO提取誤差較小。影響非均勻摻雜源漏區(qū)MOSFET源/漏電阻的主要因素:高