組合邏輯電路SER分析與抗軟錯誤優(yōu)化.pdf_第1頁
已閱讀1頁，還剩72頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、空間輻射在組合邏輯電路中引起的軟錯誤作為一種微電子設(shè)備的失效源，隨著工藝尺寸縮小變得日益嚴重，所以精確、快速衡量組合邏輯電路的軟錯誤率SER(Soft Error Rate)及電路加固技術(shù)成為研究熱點，本文主要研究組合邏輯電路SER分析與抗軟錯誤優(yōu)化技術(shù)，開發(fā)一種面向標準單元設(shè)計流程的組合電路SER分析及電路加固方法，適用于組合電路及時序邏輯的組合部分。
　　針對組合邏輯標準單元，通過粒子注入SPICE仿真建立了邏輯單元軟錯誤生成

2、模型，結(jié)合電路網(wǎng)表分析及組合電路軟錯誤傳輸模型，采用概率統(tǒng)計的方法求得電路的整體SER及節(jié)點敏感度，其中軟錯誤傳輸模型完整地考慮了三種組合電路特有的軟錯誤屏蔽效果。另外對于組合邏輯電路中的軟延遲錯誤，通過建立分析模型對其進行了定性的描述。
　　對于組合電路SER分析模型計算結(jié)果，將其應(yīng)用到基于門級尺寸選取(Gate Resizing)、部分復(fù)制(Partial Duplication)的電路級加固方法中，并采用兩種算法分別實現(xiàn)電路

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論