基于主方程法單電子晶體管的建模及其電路仿真的研究.pdf

1、在單電子現(xiàn)象正統(tǒng)理論的基礎(chǔ)上,使用兩種不同方法建立了基于主方程法的單電子晶體管(SET)模型,所建立的單電子晶體管模型均可適用于單電子晶體管電路以及SET/MOS混合電路仿真。 第一種方法是結(jié)合電路模擬軟件HSPICE和主方程算法,通過選擇單電子晶體管的主要狀態(tài),建立并求解主方程,利用HSPICE的CMI(通用模型接口) 將單電子晶體管的器件模型加入到HSPICE仿真器中。通過將使用此模型對單電子晶體管I-V特性的仿真結(jié)果與已有

2、單電子軟件SIMON得到的模擬結(jié)果以及實驗數(shù)據(jù)相對比,證明了此模型的精確性,且在較大的溫度與偏壓范圍內(nèi)均適合于單電子晶體管電路或SET/MOS混合電路的模擬和分析。 第二種方法是在簡化Lientschnig的PSPICE單電子晶體管模型的基礎(chǔ)上,將其簡化為一個電壓控制電流源,利用Verilog-A語言建立了單電子晶體管的行為描述模型。使用此模型,在Cadence Spectre仿真器下可以實現(xiàn)單電子晶體管電路以及混合電路的仿真,

3、通過對單電子晶體管邏輯電路的仿真表明,與Lientschnig的PSPICE模型相比,Verilog-A模型在保證精度的同時,大大縮短了仿真時間,平均減少了86.64％。并對模型進(jìn)行了擴(kuò)展,可模擬含多柵極單電子晶體管的電路。 進(jìn)行了單電子晶體管的數(shù)字和模擬電路以及SET/MOS混合電路的研究。對分別基于互補(bǔ)邏輯、擇多邏輯、傳輸管邏輯這3種不同邏輯的單電子晶體管二進(jìn)制全加器進(jìn)行的仿真分析,分別從所用元件數(shù)目、Vo/Vin、延遲時間