版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、電子科技大學(xué)碩士學(xué)位論文1.5Bit級pipeline結(jié)構(gòu)AD轉(zhuǎn)換器關(guān)鍵單元電路設(shè)計(jì)研究姓名：何茗申請學(xué)位級別：碩士專業(yè)：微電子與固體電子學(xué)指導(dǎo)教師：楊謨?nèi)A20040101AbstractSystern—oR—a—chiP(soc)requirestheintegratiOFtofanalogcircL“tsanddigitalciFCuitS0naSie91echiPTechnologycompliable，performanceop
2、timizedA／DCOFIVerLer(ADC)isanimportantbuildingblockasthebrdgeofLheanalogWOYldto1，hedigitalsectioninSOCItisimporJantandneceSSaFyt0researchADCwithhighspeed、highYesolution、lowpowerdissipationbyadoptingstandardC^40SprocessTh
3、ePipelinedADCcanachievehighspeedandhighresolutionFurthermore，the11umberofcomparatorswillbedecreased，sotheaTeaisdecreasedInthisdesignweintroducetheunitcircuitS0f’PipelimedADCThesamplearldh01dcircuitisemDloyedbYthebottomPl
4、atesamplingtechniquewhichcouldnotoniYcancelLhechatgeinjectionerrorbutalsoelinlinatetheeffectofclockfeed—throughThebnotStrappedswitchisusedtoimprovethegateoverdrivevoltageAtYPeofdYnamicv01tagecomparatorjsusedtoimprovespee
5、danddecreasepowerTheW／Lofoper8tionalamplifierisoptimizedusingacsmall一signalanalYsisinfrequencYdomainAtlastthebestratioisgiveFIThekeYcellsofADChavebeensimLllatedinUMC018umBSIM3一V31digitalCMOSprocessbyHSPICEBytheorYanalYsi
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 1.5bit級pipelinedadc典型單級電路結(jié)構(gòu)實(shí)現(xiàn)研究
- 10-bit高速折疊插值A(chǔ)-D轉(zhuǎn)換器關(guān)鍵電路設(shè)計(jì).pdf
- 高精度流水線adc的1.5bit級電路研究與設(shè)計(jì)
- 低功耗流水線模數(shù)轉(zhuǎn)換器(ADC)關(guān)鍵單元電路設(shè)計(jì).pdf
- 高速流水線A-D轉(zhuǎn)換器關(guān)鍵電路設(shè)計(jì)研究.pdf
- 折疊插值A(chǔ)-D轉(zhuǎn)換器的關(guān)鍵電路設(shè)計(jì).pdf
- 12位高速A-D轉(zhuǎn)換器架構(gòu)研究及關(guān)鍵電路設(shè)計(jì).pdf
- 14位80MSPS流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器關(guān)鍵單元電路設(shè)計(jì)與研究.pdf
- D-A轉(zhuǎn)換器的CMOS電路設(shè)計(jì).pdf
- ad轉(zhuǎn)換器課程設(shè)計(jì)
- 12bit 100MHz Pipeline ADC-采樣-保持電路設(shè)計(jì).pdf
- 24-bit模數(shù)轉(zhuǎn)換器設(shè)計(jì).pdf
- 12bit-100MHz流水線模數(shù)轉(zhuǎn)換器關(guān)鍵單元的研究與設(shè)計(jì).pdf
- 高速高精度AD轉(zhuǎn)換器設(shè)計(jì).pdf
- 10bit 100MSPS Pipeline ADC關(guān)鍵電路模塊的研究與設(shè)計(jì).pdf
- 12 bit Pipeline ADC中采樣保持電路的設(shè)計(jì).pdf
- 電-氣轉(zhuǎn)換器轉(zhuǎn)換單元結(jié)構(gòu)優(yōu)化設(shè)計(jì)及控制研究.pdf
- 10比特50兆采樣頻率Pipeline結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf
- CMOS同步DC-DC轉(zhuǎn)換器環(huán)路建模及電路設(shè)計(jì).pdf
- 升壓DC-DC轉(zhuǎn)換器的管理集成電路設(shè)計(jì).pdf
評論
0/150
提交評論