版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、<p> 課 程 設(shè) 計(jì) 說 明 書</p><p> 題目: 病房呼叫系統(tǒng) </p><p> 學(xué)院(系):電氣工程學(xué)院 </p><p> 年級(jí)專業(yè): </p><p> 學(xué) 號(hào): </p>
2、<p> 學(xué)生姓名: </p><p> 指導(dǎo)教師: </p><p> 教師職稱: </p><p> 課程設(shè)計(jì)(論文)任務(wù)書</p><p> 院(系):電氣工程學(xué)院 基層教學(xué)單位:電子實(shí)驗(yàn)中心 </
3、p><p> 說明:此表一式四份,學(xué)生、指導(dǎo)教師、基層教學(xué)單位、系部各一份。</p><p> 2012年 1 月 4 日 </p><p><b> 目 錄</b></p><p> 設(shè)計(jì)說明……………………………………………………………………………1</p><p> 1.1
4、 設(shè)計(jì)思路··……………………………………………………………………1</p><p> 1.2 模塊介紹··……………………………………………………………………1</p><p> 1.3 真值表……………………………………………………………………………4</p><p> 第2章 Verilig HDL設(shè)計(jì)源序…
5、………………………………………………………8 </p><p> 第3章 波形仿真圖………………………………………………………………………14</p><p> 第4章 管腳鎖定于硬件連線……………………………………………………………15</p><p> 第5章 總結(jié) ………………………………………………………………………………16</p>
6、<p> 參考文獻(xiàn) ……………………………………………………………………………………16</p><p> 第一章 設(shè)計(jì)說明</p><p><b> 1.1設(shè)計(jì)思路</b></p><p> 本次課設(shè)的題目是病房呼叫系統(tǒng),有五個(gè)病房,分別編號(hào)為1、2、3、4、5,其優(yōu)先級(jí)依次降低。即當(dāng)一號(hào)病房有信號(hào)輸出的時(shí)候即使其他
7、病房有信號(hào)輸出系統(tǒng)也不會(huì)響應(yīng)。當(dāng)二號(hào)病房有信號(hào)輸出時(shí),3、4、5號(hào)病房有信號(hào)輸出系統(tǒng)不響應(yīng)其信號(hào)。3、4、5號(hào)病房的情況同理。此過程為組合電路,有if語句完成其功能。</p><p> 當(dāng)病房沒有信號(hào)時(shí),動(dòng)態(tài)數(shù)碼管和雙色點(diǎn)陣顯示0。有信號(hào)輸出時(shí),動(dòng)態(tài)數(shù)碼管和雙色點(diǎn)陣顯示輸出的病房號(hào),同時(shí)蜂鳴三秒鐘。當(dāng)蜂鳴器輸入一個(gè)高電平時(shí),跳線器短接,開始蜂鳴。</p><p> 而且,此系統(tǒng)具有復(fù)位
8、功能,由一個(gè)撥碼開關(guān)控制。當(dāng)此開關(guān)向上撥時(shí),輸出為高電平,此時(shí)復(fù)位鍵有效。當(dāng)復(fù)位鍵有效時(shí),各個(gè)病房均無法輸出信號(hào)。</p><p><b> 1.2模塊介紹</b></p><p> 此程序由編碼模塊、數(shù)碼管模塊、雙色點(diǎn)陣模塊、指示燈模塊、蜂鳴模塊、復(fù)位模塊和附加模塊組成。以下分別介紹各模塊:</p><p><b> 編碼模塊
9、:</b></p><p> 編碼模塊有五個(gè)撥碼開關(guān)作為輸入信號(hào),設(shè)為A0-A4,分別控制病房1-5;輸出設(shè)為B0-B4。當(dāng)有一個(gè)信號(hào)輸入時(shí)輸出該病房的信號(hào),當(dāng)有多個(gè)信號(hào)輸入時(shí),進(jìn)行優(yōu)先編碼,輸出優(yōu)先級(jí)最高的病房的信號(hào)。</p><p><b> 數(shù)碼管模塊:</b></p><p> 數(shù)碼管模塊的輸入信號(hào)為編碼模塊的輸出信號(hào)
10、,設(shè)為L0-L4,此模塊將輸入的信號(hào)譯碼成動(dòng)態(tài)數(shù)碼管的七段顯示信號(hào)Q6-Q0,和數(shù)碼管的位選信號(hào)SS0,SS1,SS2。</p><p><b> 雙色點(diǎn)陣模塊:</b></p><p> 雙色點(diǎn)陣模塊的輸入信號(hào)為編碼模塊的輸出信號(hào),設(shè)為Q0-Q4,同時(shí)用CLK時(shí)鐘控制,輸出為雙色點(diǎn)陣的行和列,分別設(shè)為ROW0-ROW7和RA0-RA7。通過case語句選擇要輸出
11、的數(shù)字,并且每逢CLK的上升沿對雙色點(diǎn)陣的行和列進(jìn)行一次掃描,由于CLK的頻率很高,產(chǎn)生余輝效應(yīng),看上去顯示的數(shù)字是不變的。</p><p><b> 指示燈模塊:</b></p><p> 指示燈模塊的輸入信號(hào)為編碼模塊的輸出信號(hào),設(shè)為L0-L4,輸出為Q0-Q4。根據(jù)輸出的信號(hào)選擇指示燈,選中第i個(gè)燈即Qi輸出為高電平,指示燈發(fā)光。</p>&l
12、t;p><b> 復(fù)位模塊:</b></p><p> 輸入信號(hào)為編碼模塊的輸入信號(hào)A0-A4和復(fù)位信號(hào)C,輸出信號(hào)Y0-Y4,輸出之后送人編碼模塊,當(dāng)C為高電平時(shí)A0-A4撥碼開關(guān)失效,輸出總為0。</p><p><b> 蜂鳴模塊:</b></p><p> 蜂鳴模塊的輸入信號(hào)為編碼模塊的輸入信號(hào),輸出
13、設(shè)為E,同時(shí)輸入一個(gè)2Hz的CLK信號(hào)進(jìn)行計(jì)數(shù),當(dāng)輸入信號(hào)不為0且CLK為上升沿時(shí)輸出高電平,同時(shí)計(jì)數(shù),計(jì)入六個(gè)CLK(3秒)后,輸出變?yōu)榈碗娖健?lt;/p><p><b> 附加模塊:</b></p><p> 附加模塊也叫彩燈循環(huán)模塊,其輸入為編碼模塊的輸出信號(hào)設(shè)為L0-L4,輸出為R0-R3,同時(shí)輸入一個(gè)2Hz的CLK信號(hào)。當(dāng)輸入信號(hào)不為0且CLK為上升沿時(shí)對
14、其進(jìn)行掃描,使彩燈循環(huán);當(dāng)輸入信號(hào)為0時(shí)輸出為低電平,彩燈不發(fā)光。</p><p><b> 1.3真值表</b></p><p><b> 編碼模塊:</b></p><p><b> 數(shù)碼管模塊:</b></p><p><b> 雙色點(diǎn)陣模塊:</
15、b></p><p><b> 指示燈模塊:</b></p><p><b> 蜂鳴模塊:</b></p><p><b> 復(fù)位模塊:</b></p><p><b> 附加模塊:</b></p><p> 第二章
16、 Verilog HDL設(shè)計(jì)源程序</p><p><b> 編碼模塊:</b></p><p> module hj(A,B);</p><p> input[0:4] A;</p><p> output[0:4] B;</p><p> reg[0:4] B;</p>
17、<p> always@(A)</p><p><b> begin</b></p><p><b> if(A>=16)</b></p><p><b> B=16;</b></p><p> else if(A>=8)</p>
18、<p><b> B=8;</b></p><p> else if(A>=4)</p><p><b> B=4;</b></p><p> else if(A>=2)</p><p><b> B=2;</b></p>&l
19、t;p> else if(A>=1)</p><p><b> B=1;</b></p><p><b> else B=0;</b></p><p><b> end</b></p><p><b> endmodule</b>&l
20、t;/p><p><b> 動(dòng)態(tài)數(shù)碼管模塊:</b></p><p> module dec7s(L,Q,SS);</p><p> input[0:4] L;</p><p> output[6:0] Q;</p><p> output[2:0] SS;</p><p
21、> reg[6:0] Q;</p><p> reg[2:0] SS;</p><p> always@(L)</p><p><b> begin</b></p><p><b> SS=0;</b></p><p><b> case(L)&l
22、t;/b></p><p> 0:Q='b0111111;</p><p> 1:Q='b1101101;</p><p> 2:Q='b1100110;</p><p> 4:Q='b1001111;</p><p> 8:Q='b1011011;</p&
23、gt;<p> 16:Q='b0000110;</p><p><b> endcase</b></p><p><b> end</b></p><p><b> endmodule</b></p><p><b> 雙色點(diǎn)陣模塊:&
24、lt;/b></p><p> module dianzhen(Q,ROW,RA,CLK);</p><p> input[0:4] Q;</p><p> input CLK;</p><p> output[0:7] ROW,RA;</p><p> reg[0:7] ROW,RA;</p&g
25、t;<p> reg[2:0] T;</p><p> always@(posedge CLK)</p><p><b> begin</b></p><p><b> case(Q)</b></p><p><b> 0:begin</b></p
26、><p><b> T=T+1;</b></p><p><b> case(T)</b></p><p> 0:begin ROW='b01111111;RA='b00111100;end</p><p> 1:begin ROW='b10111111;RA='
27、b00100100;end</p><p> 2:begin ROW='b11011111;RA='b00100100;end</p><p> 3:begin ROW='b11101111;RA='b00100100;end</p><p> 4:begin ROW='b11110111;RA='b001001
28、00;end</p><p> 5:begin ROW='b11111011;RA='b00100100;end</p><p> 6:begin ROW='b11111101;RA='b00100100;end</p><p> 7:begin ROW='b11111110;RA='b00111100;end&
29、lt;/p><p><b> endcase</b></p><p><b> end</b></p><p><b> 1:begin</b></p><p><b> T=T+1;</b></p><p><b>
30、 case(T)</b></p><p> 0:begin ROW='b01111111;RA='b00111100;end</p><p> 1:begin ROW='b10111111;RA='b00100000;end</p><p> 2:begin ROW='b11011111;RA='b
31、00100000;end</p><p> 3:begin ROW='b11101111;RA='b00111100;end</p><p> 4:begin ROW='b11110111;RA='b00000100;end</p><p> 5:begin ROW='b11111011;RA='b0000010
32、0;end</p><p> 6:begin ROW='b11111101;RA='b00000100;end</p><p> 7:begin ROW='b11111110;RA='b00111100;end</p><p><b> endcase</b></p><p><
33、;b> end</b></p><p> 2: begin </p><p><b> T=T+1;</b></p><p><b> case(T)</b></p><p> 0:begin ROW='b01111111;RA='b00101000
34、;end</p><p> 1:begin ROW='b10111111;RA='b00101000;end</p><p> 2:begin ROW='b11011111;RA='b00101000;end</p><p> 3:begin ROW='b11101111;RA='b00111100;end<
35、;/p><p> 4:begin ROW='b11110111;RA='b00001000;end</p><p> 5:begin ROW='b11111011;RA='b00001000;end</p><p> 6:begin ROW='b11111101;RA='b00001000;end</p>
36、<p> 7:begin ROW='b11111110;RA='b00001000;end</p><p><b> endcase</b></p><p><b> end</b></p><p><b> 4: begin</b></p><
37、;p><b> T=T+1;</b></p><p><b> case(T) </b></p><p> 0:begin ROW='b01111111;RA='b00111100;end</p><p> 1:begin ROW='b10111111;RA='b000001
38、00;end</p><p> 2:begin ROW='b11011111;RA='b00000100;end</p><p> 3:begin ROW='b11101111;RA='b00111100;end</p><p> 4:begin ROW='b11110111;RA='b00000100;end&
39、lt;/p><p> 5:begin ROW='b11111011;RA='b00000100;end</p><p> 6:begin ROW='b11111101;RA='b00000100;end</p><p> 7:begin ROW='b11111110;RA='b00111100;end</p&g
40、t;<p><b> endcase</b></p><p><b> end</b></p><p><b> 8:begin</b></p><p><b> T=T+1;</b></p><p><b> case(
41、T)</b></p><p> 0:begin ROW='b01111111;RA='b00111100;end</p><p> 1:begin ROW='b10111111;RA='b00000100;end</p><p> 2:begin ROW='b11011111;RA='b0000010
42、0;end</p><p> 3:begin ROW='b11101111;RA='b00111100;end</p><p> 4:begin ROW='b11110111;RA='b00100000;end</p><p> 5:begin ROW='b11111011;RA='b00100000;end&l
43、t;/p><p> 6:begin ROW='b11111101;RA='b00100000;end</p><p> 7:begin ROW='b11111110;RA='b00111100;end</p><p><b> endcase</b></p><p><b>
44、 end</b></p><p><b> 16: begin</b></p><p> T=T+1; </p><p><b> case(T)</b></p><p> 0:begin ROW='b01111111;RA='b0
45、0010000;end</p><p> 1:begin ROW='b10111111;RA='b00010000;end</p><p> 2:begin ROW='b11011111;RA='b00010000;end</p><p> 3:begin ROW='b11101111;RA='b00010000
46、;end</p><p> 4:begin ROW='b11110111;RA='b00010000;end</p><p> 5:begin ROW='b11111011;RA='b00010000;end</p><p> 6:begin ROW='b11111101;RA='b00010000;end<
47、;/p><p> 7:begin ROW='b11111110;RA='b00010000;end</p><p><b> endcase</b></p><p><b> end</b></p><p><b> endcase </b></p&g
48、t;<p><b> end</b></p><p><b> endmodule</b></p><p> 指示燈模塊和附加模塊:</p><p> module zhishideng(L,Q,R,CLK);</p><p> input[0:4] L;</p>
49、<p> input CLK;</p><p> output[0:4] Q;</p><p> output[0:3] R;</p><p> reg[0:3] R;</p><p> reg[0:4] Q;</p><p> reg[1:0] T;</p><p>
50、 always@(L)</p><p><b> begin</b></p><p><b> case(L)</b></p><p><b> 0:Q=0;</b></p><p><b> 1:Q=1;</b></p><
51、p><b> 2:Q=2;</b></p><p><b> 4:Q=4;</b></p><p><b> 8:Q=8;</b></p><p><b> 16:Q=16;</b></p><p><b> endcase<
52、;/b></p><p><b> end</b></p><p> always@(posedge CLK)</p><p><b> begin</b></p><p><b> if(L!=0)</b></p><p><b&g
53、t; begin</b></p><p><b> T=T+1;</b></p><p><b> case(T)</b></p><p> 0:R='b1110;</p><p> 1:R='b1101;</p><p> 2:R=&
54、#39;b1011;</p><p> 3:R='b0111;</p><p><b> endcase</b></p><p><b> end</b></p><p> else R='b0000;</p><p><b> end&l
55、t;/b></p><p><b> endmodule</b></p><p> 復(fù)位模塊和蜂鳴模塊:</p><p> module fw(C,A,Y,CLK,E);</p><p><b> input C;</b></p><p> input CLK
56、;</p><p> input[0:4] A;</p><p> output[0:4] Y;</p><p><b> output E;</b></p><p> reg[0:4] Y;</p><p><b> reg E;</b></p>&
57、lt;p> reg[2:0] T;</p><p> always@(C)</p><p><b> begin</b></p><p><b> if(C>0)</b></p><p><b> Y=0;</b></p><p>
58、<b> else Y=A;</b></p><p><b> end</b></p><p> always@(posedge CLK)</p><p><b> begin</b></p><p> if(A!=0&&C!=1)</p>
59、<p><b> begin</b></p><p> if(T<'b110)</p><p><b> begin</b></p><p><b> T=T+1;</b></p><p><b> E=1;</b>&
60、lt;/p><p><b> end</b></p><p><b> else E=0;</b></p><p><b> end</b></p><p><b> else</b></p><p><b> be
61、gin</b></p><p><b> E=0;</b></p><p><b> T=0;</b></p><p><b> end</b></p><p><b> end</b></p><p><
62、b> endmodule</b></p><p><b> 頂層模塊:</b></p><p> module bfhj(C,A,Q,CLK1,CLK2,ROW,RA,SS,E,D,R);</p><p> input CLK1;</p><p> input CLK2;</p>
63、<p><b> input C;</b></p><p> input[0:4] A;</p><p> output[6:0] Q;</p><p> output[0:7] ROW,RA;</p><p> output[2:0] SS;</p><p><b&g
64、t; output E;</b></p><p> output[0:4] D;</p><p> output[0:3] R;</p><p> wire[0:4] X1;</p><p> wire[0:4] X2;</p><p> fw u0(.C(C),.A(A[0:4]),.Y(X1
65、[0:4]),.CLK(CLK1),.E(E));</p><p> hj u1(.A(X1[0:4]),.B(X2[0:4]));</p><p> dec7s u2(.L(X2),.Q(Q[6:0]),.SS(SS));</p><p> dianzhen u3(.Q(X2[0:4]),.CLK(CLK2),.ROW(ROW),.RA(RA));</
66、p><p> zhishideng u4(.L(X2[0:4]),.Q(D[0:4]),.R(R[0:3]),.CLK(CLK1));</p><p><b> endmodule</b></p><p> 第三章 波形仿真圖</p><p><b> 編碼模塊:</b></p>
67、<p><b> 動(dòng)態(tài)數(shù)碼管模塊:</b></p><p><b> 雙色點(diǎn)陣模塊:</b></p><p> 指示燈模塊和附加模塊:</p><p> 復(fù)位模塊和蜂鳴模塊:</p><p><b> 頂層模塊:</b></p><p&
68、gt; 第四章 管腳鎖定及硬件連線</p><p> 撥碼開關(guān): SW1 A0--------------------------39</p><p> SW2A1--------------------------0</p><p> SW3 A2--------------------------41</p><p> S
69、W4 A3--------------------------44</p><p> SW5 A4--------------------------45</p><p> SW8 C----------------------------53</p><p> 2Hz時(shí)鐘脈沖 CLK1-----------------------73</p>
70、;<p> 3MHz時(shí)鐘脈沖 CLK2-----------------------74</p><p> 紅色信號(hào)燈 L1 D0--------------------------12</p><p> L 2D1--------------------------13</p><p> L3 D2----------------
71、----------14</p><p> L4 D4--------------------------15</p><p> L5 D5-------------------------17</p><p> 蜂鳴器 E---------------------------38</p><p> 動(dòng)態(tài)數(shù)碼管位選
72、 SS0--------------------------75</p><p> SS1--------------------------83</p><p> SS2-------------------------85</p><p> 動(dòng)態(tài)數(shù)碼管段選 a Q0--------------------------86</p><p&
73、gt; b Q1-------------------------87</p><p> c Q2-------------------------88</p><p> d Q3-------------------------89</p><p> e Q4-------------------------90</p><p>
74、 f Q5-------------------------92</p><p> g Q6-------------------------93</p><p> 雙色點(diǎn)陣行接口ROW0---------------------173</p><p> ROW1--------------------174</p><p> ROW
75、2--------------------175</p><p> ROW3--------------------176</p><p> ROW4--------------------177</p><p> ROW5--------------------179</p><p> ROW6-------------------
76、-187</p><p> ROW7--------------------189</p><p> 雙色點(diǎn)陣列接口RA0----------------------190</p><p> RA1-----------------------191</p><p> RA2-----------------------192<
77、/p><p> RA3-----------------------193</p><p> RA4-----------------------195</p><p> RA5-----------------------196</p><p> RA6-----------------------197</p><
78、p> RA7-----------------------198</p><p> 彩燈接口 L10 R0--------------------------68</p><p> L12 R1--------------------------69</p><p> L14 R2--------------------------70&
79、lt;/p><p> L16 R3--------------------------1</p><p><b> 第五章 總結(jié)</b></p><p> EDA課程設(shè)計(jì)歷時(shí)兩周。兩周的時(shí)間并不是很長,但我卻學(xué)到了很多。除了對課程本身知識(shí)的掌握以外,我還品嘗到了付出與回報(bào)的滋味,悟出了很多課本上不曾講到的深刻道理。
80、 </p><p> 我的課題是病房呼叫系統(tǒng),這個(gè)題的覆蓋面很廣,幾乎包括了實(shí)驗(yàn)箱中的所有模塊。通過對這個(gè)課題的理解、實(shí)驗(yàn)即練習(xí)使我對Verilog HDL語言及實(shí)驗(yàn)箱有了一定的了解并能熟練的操作。實(shí)習(xí)過程中遇到過很多困難,但是經(jīng)過自己認(rèn)真思考和老師的指點(diǎn)終于能夠攻破一個(gè)個(gè)難關(guān)。同時(shí),本次實(shí)習(xí),將一個(gè)現(xiàn)實(shí)中的問題,經(jīng)過語言描述,轉(zhuǎn)化為借助計(jì)算機(jī)來完成編譯、仿真、最終實(shí)現(xiàn)其
81、功能的一段程序,使我感受的到:計(jì)算機(jī)是將來立足專業(yè)領(lǐng)域必不可少的基石。</p><p> 最后,對幫助過我的所有同學(xué)和各位指導(dǎo)老師表示忠心的感謝!</p><p><b> 參考文獻(xiàn)</b></p><p> 1 鄭兆兆.EDA課程設(shè)計(jì)A指導(dǎo)書. 燕山大學(xué)出版社,2010年</p><p> 2 閻石. 數(shù)字電子
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 病房呼叫系統(tǒng)eda課程設(shè)計(jì)
- 病房呼叫系統(tǒng)課程設(shè)計(jì)報(bào)告
- 數(shù)電課程設(shè)計(jì)--病房呼叫系統(tǒng)
- 病房呼叫體統(tǒng)課程設(shè)計(jì)
- 病房呼叫體統(tǒng)課程設(shè)計(jì)
- 病房呼叫系統(tǒng)課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 數(shù)字電路課程設(shè)計(jì)--病房呼叫系統(tǒng)
- 接口技術(shù)課程設(shè)計(jì)--病房呼叫系統(tǒng)
- 醫(yī)院病房呼叫系統(tǒng)課程設(shè)計(jì)報(bào)告書
- 單片機(jī)課程設(shè)計(jì)報(bào)告---模擬病房呼叫系統(tǒng)
- eda課程設(shè)計(jì)-- eda與數(shù)字系統(tǒng)課程設(shè)計(jì)
- 單片機(jī)課程設(shè)計(jì)---單片機(jī)病房呼叫系統(tǒng)
- plc課程設(shè)計(jì)報(bào)告--基于51單片機(jī)的病房呼叫系統(tǒng)
- eda課程設(shè)計(jì)--eda課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 病房呼叫系統(tǒng)的設(shè)計(jì)
- 病床呼叫系統(tǒng)課程設(shè)計(jì)
- eda課程設(shè)計(jì)--eda數(shù)字系統(tǒng)綜合設(shè)計(jì)與實(shí)踐
- eda課程設(shè)計(jì)
- eda課程設(shè)計(jì)
- 病床呼叫系統(tǒng)課程設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論