對(duì)稱陣列結(jié)構(gòu)容錯(cuò)cam設(shè)計(jì)

1、<p>　　國(guó)內(nèi)圖書分類號(hào)：TN432</p><p>　　國(guó)際圖書分類號(hào)：621.3.049.774</p><p><b>　　工學(xué)碩士學(xué)位論文</b></p><p>　　對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 設(shè)計(jì)</p><p>　　碩 士 研 究 生： 梁寬濤</p><p><b&

2、gt;　　導(dǎo)</b></p><p><b>　　申 請(qǐng)</b></p><p><b>　　師： 肖立伊教授</b></p><p><b>　　學(xué) 位： 工學(xué)碩士</b></p><p>　　學(xué) 科 、 專 業(yè)： 微電子學(xué)與固體電子學(xué)</p>&l

3、t;p>　　所 在 單 位： 微電子科學(xué)與技術(shù)系</p><p>　　答 辯 日 期： 2009 年 6 月</p><p>　　授予學(xué)位單位： 哈爾濱工業(yè)大學(xué)</p><p>　　Classified Index：TN432</p><p>　　U.D.C.: 621.3.049.774</p><p>　　D

4、issertation for the Master’s Degree in Engineering</p><p>　　DESIGN OF SYMMETRICAL ARRAY</p><p>　　STRUCTURE SOFT ERROR</p><p>　　HARDENED CAM</p><p>　　Candidate：</p>

5、;<p>　　Supervisor：</p><p>　　Academic Degree Applied for：</p><p>　　Specialty：</p><p>　　Affiliation:</p><p>　　Date of Defence：</p><p>　　Degree-Conferr

6、ing-Institution：</p><p>　　Liang Kuantao</p><p>　　Prof. Xiao Liyi</p><p>　　Master of Engineering</p><p>　　Microelectronics and Solid-State</p><p>　　Electron

7、ics</p><p>　　Dept. of Microelectronics Science</p><p>　　and Technology</p><p>　　June, 2009</p><p>　　Harbin Institute of Technology</p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文

8、</p><p><b>　　摘</b></p><p><b>　　要</b></p><p>　　內(nèi)容可尋址存儲(chǔ)器（ CAM）又叫相關(guān)性存儲(chǔ)器，它可以在一個(gè)時(shí)鐘周</p><p>　　期內(nèi)給出搜索結(jié)果，因而具有很高的搜索效率，廣泛應(yīng)用于搜索密集型領(lǐng)</p><p>　　域

9、，例如 Cache 中的 Tag 部分和路由器里的 IP 地址前綴查找表等。CAM 容</p><p>　　易受空間輻射的影響而發(fā)生軟錯(cuò)誤，因此研究 CAM 的抗軟錯(cuò)誤加固具有重</p><p><b>　　要的意義。</b></p><p>　　CAM 具有按內(nèi)容尋址的特性，因此 ECC 編碼檢錯(cuò)糾錯(cuò)技術(shù)難以直接應(yīng)</p>&l

10、t;p>　　用于 CAM 的加固。本文基于一種對(duì)稱陣列結(jié)構(gòu)的 CAM，結(jié)合存儲(chǔ)數(shù)據(jù)的</p><p>　　讀出機(jī)制，成功地將 ECC 用于 CAM 的抗軟錯(cuò)誤加固中。加固后的 CAM 可</p><p>　　以在搜索過程中自動(dòng)進(jìn)行一位軟錯(cuò)誤的容錯(cuò)。</p><p>　　本文首先設(shè)計(jì)了一個(gè)規(guī)模為 64×128bits 的對(duì)稱陣列結(jié)構(gòu)的 CAM，主要&l

11、t;/p><p>　　包括存儲(chǔ)單元陣列、讀寫控制電路、I/O 放大電路、地址譯碼器、優(yōu)先選擇</p><p>　　器等幾部分。然后利用數(shù)字集成電路的 ASIC 設(shè)計(jì)流程，設(shè)計(jì)了 ECC 編碼/</p><p>　　解碼電路和比較器，并利用一種存儲(chǔ)數(shù)據(jù)的選擇讀出機(jī)制，將 ECC 電路、</p><p>　　比較器與對(duì)稱陣列結(jié)構(gòu) CAM 結(jié)合起來構(gòu)成

12、了軟錯(cuò)誤容錯(cuò) CAM。最后利用</p><p>　　Nanosim 對(duì)軟錯(cuò)誤容錯(cuò) CAM 的整體電路進(jìn)行了詳細(xì)地仿真驗(yàn)證，并進(jìn)行了</p><p>　　軟錯(cuò)誤容錯(cuò) CAM 的版圖設(shè)計(jì)。</p><p>　　本文所采用的加固方案總共增加的面積開銷約為 18.5%，搜索路徑增加</p><p>　　的延遲約為 3.91ns，在對(duì)搜索速度要求比較嚴(yán)

13、格的領(lǐng)域，可以利用流水線技</p><p>　　術(shù)將探測(cè)和糾錯(cuò)劃分到兩個(gè)時(shí)鐘周期，以提高工作速度。對(duì)軟錯(cuò)誤容錯(cuò)</p><p>　　CAM 電路的仿真結(jié)果顯示，在對(duì)數(shù)據(jù)隨機(jī)注入 384 次一位軟錯(cuò)誤錯(cuò)誤的情</p><p>　　況下，依然可以正確工作，起到了良好的加固效果。</p><p><b>　　關(guān)鍵詞</b>&l

14、t;/p><p>　　軟錯(cuò)誤；抗軟錯(cuò)誤加固；內(nèi)容可尋址存儲(chǔ)器</p><p><b>　　-I-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p><b>　　Abstract</b></p><p>　　Content Addressable Memo

15、ry (CAM) can carry out high-speed data search</p><p>　　which is also named associative memory. Data search result can be given in only</p><p>　　one clock cycle by using CAM. Therefore, it is wid

16、ely used in Cache, IP address</p><p>　　prefix lookup table in routers, and many other applications. However, soft error</p><p>　　tends to occur in CAM within radioactive environment. It is impor

17、tant to mitigate</p><p>　　the soft error in CAM.</p><p>　　Because of the content-addressable function, ECC techniques commonly</p><p>　　used in RAMs can’t be directly used in CAM. B

18、ased on the Symmetrical array</p><p>　　structure and the data reading mechanism of CAM, ECC technique is used</p><p>　　successfully in hardened CAM. Hardened CAM can automatically tolerate one&l

19、t;/p><p>　　bit soft error in the operation of data search.</p><p>　　In this paper, a 64×128 bits Symmetrical array structure CAM, an ECC</p><p>　　encoder/decoder and a matching bl

20、ock have been developed. The Symmetrical</p><p>　　array structure CAM includes CAM cell array, R\W control, I\O, MMR etc. The</p><p>　　ECC circuits and matching block curcuit are designd in ASIC

21、 design flow.</p><p>　　Hardened CAM is composed of pre-hardened CAM cell array, ECC circuits and</p><p>　　matching block circuits, which is simulated by the tool of Nanosim. The layout</p>

22、<p>　　of CAM part and ECC part are designed and verified.</p><p>　　After using the hardening mechanism, chip area increases by 18.5%, the</p><p>　　propagation delay of searching circuit i

23、ncreases by 3.91ns. The speed of</p><p>　　hardened CAM can also be increased by pipeline techniques. Random faults</p><p>　　simulation results show that hardened CAM can function legitimately, w

24、ith 384</p><p>　　soft error samples injected into it.</p><p><b>　　Keywords</b></p><p>　　soft error, soft error hardening, CAM</p><p><b>　　- II -</b

25、></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p><b>　　目</b></p><p><b>　　錄</b></p><p>　　摘要 ..................................................................

26、.............................................................I</p><p>　　Abstract ...................................................................................................................... II</

27、p><p>　　第 1 章 緒論 ................................................................................................................ 1</p><p>　　1.1 課題背景及意義 ............................................

28、................................................... 1</p><p>　　1.2 軟錯(cuò)誤簡(jiǎn)介 ....................................................................................................... 2</p><p>　　1.3 存儲(chǔ)

29、器加固技術(shù) ............................................................................................... 4</p><p>　　1.4 論文研究?jī)?nèi)容及結(jié)構(gòu) ................................................................................

30、....... 7</p><p>　　第 2 章 對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 結(jié)構(gòu)設(shè)計(jì)............................................................. 8</p><p>　　2.1 CAM 的結(jié)構(gòu)及分類.................................................................

31、......................... 8</p><p>　　2.1.1 CAM 的結(jié)構(gòu)和工作原理........................................................................... 9</p><p>　　2.1.2 CAM 分類........................................

32、......................................................... 10</p><p>　　2.2 軟錯(cuò)誤容錯(cuò) CAM 的結(jié)構(gòu)及加固原理.......................................................... 13</p><p>　　2.2.1 軟錯(cuò)誤發(fā)生地址的探測(cè)原理 ............

33、...................................................... 13</p><p>　　2.2.2 軟錯(cuò)誤容錯(cuò) CAM 的結(jié)構(gòu)及工作原理................................................... 15</p><p>　　2.3 本章小結(jié) ..............................

34、........................................................................... 17</p><p>　　第 3 章 對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 電路設(shè)計(jì)........................................................... 18</p><p>　　3.1 對(duì)稱陣列結(jié)構(gòu)

35、CAM 電路設(shè)計(jì)...................................................................... 18</p><p>　　3.1.1 軟錯(cuò)誤容錯(cuò) CAM 單元........................................................................... 18</p><p>

36、;　　3.1.2 位線調(diào)節(jié)電路 .......................................................................................... 21</p><p>　　3.1.3 位線驅(qū)動(dòng)器 ............................................................................

37、.................. 22</p><p>　　3.1.4 位線靈敏放大器 ...................................................................................... 22</p><p>　　3.1.5 匹配線敏感放大器 ...................................

38、............................................... 24</p><p>　　3.1.6 地址譯碼器 .............................................................................................. 24</p><p>　　3.1.7 多匹配優(yōu)先選擇器

39、.................................................................................. 26</p><p>　　3.1.8 對(duì)稱陣列結(jié)構(gòu) CAM................................................................................ 29</p>&

40、lt;p>　　3.2 ECC 電路與比較電路設(shè)計(jì) ............................................................................. 30</p><p>　　3.2.1 ECC 編/解碼電路的設(shè)計(jì) .....................................................................

41、.... 30</p><p>　　3.2.2 比較電路設(shè)計(jì) .......................................................................................... 33</p><p>　　3.3 本章小結(jié) ....................................................

42、..................................................... 34</p><p><b>　　- III -</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　第 4 章 對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 驗(yàn)證與版圖設(shè)計(jì)............................

43、................... 35</p><p>　　4.1 對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 的功能驗(yàn)證.......................................................... 35</p><p>　　4.1.1 軟錯(cuò)誤的注入 ........................................................

44、.................................. 35</p><p>　　4.1.2 驗(yàn)證平臺(tái)的結(jié)構(gòu) ...................................................................................... 36</p><p>　　4.1.3 確定地址下的仿真 ...................

45、............................................................... 37</p><p>　　4.1.4 整體功能驗(yàn)證 .......................................................................................... 39</p><p>　　4.

46、2 對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 版圖...................................................................... 40</p><p>　　4.2.1 對(duì)稱陣列結(jié)構(gòu) CAM 電路版圖............................................................... 41</p><p>

47、;　　4.2.2 ECC 編碼/解碼及比較器電路版圖 ......................................................... 42</p><p>　　4.3 容錯(cuò)部分增加的開銷 ..................................................................................... 43</p&g

48、t;<p>　　4.4 本章小結(jié) ......................................................................................................... 44</p><p>　　結(jié)論 ..............................................................

49、.............................................................. 45</p><p>　　參考文獻(xiàn) .................................................................................................................... 46</p&g

50、t;<p>　　攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文 ................................................................................ 50</p><p>　　哈爾濱工業(yè)大學(xué)碩士學(xué)位論文原創(chuàng)性聲明……………………………………….51</p><p>　　哈爾濱工業(yè)大學(xué)碩士學(xué)位論文使用授權(quán)書……………………

51、………………….51</p><p>　　致謝 ............................................................................................................................ 52</p><p><b>　　- IV -</b></p>

52、;<p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p><b>　　第1章 緒論</b></p><p>　　1.1 課題背景及意義</p><p>　　集成電路是現(xiàn)代計(jì)算機(jī)系統(tǒng)中最核心部件，發(fā)生在集成電路中的瞬態(tài)故障</p><p>　　是引起計(jì)算機(jī)系統(tǒng)失效的主要原因之一，即使是集成電路中一個(gè)狀態(tài)位

53、發(fā)生錯(cuò)</p><p>　　誤的改變，都有可能引起系統(tǒng)致命的錯(cuò)誤。隨著集成電路制造工藝的不斷進(jìn)</p><p>　　步，晶體管的尺寸越來越小，用于保持晶體管自身狀態(tài)所需的電荷數(shù)量也在減</p><p>　　少，使得集成電路對(duì)各種輻射和噪聲干擾更加敏感[1]。當(dāng)集成電路受到宇宙射</p><p>　　線和半導(dǎo)體材料中的放射性原子輻射作用時(shí)，可能

54、會(huì)導(dǎo)致集成電路內(nèi)部一些節(jié)</p><p>　　點(diǎn)的狀態(tài)發(fā)生改變，這種狀態(tài)改變被稱為軟錯(cuò)誤（soft error）。軟錯(cuò)誤具有非永</p><p>　　久性和不可再現(xiàn)性，是一種可以恢復(fù)的瞬態(tài)故障[2]。</p><p>　　內(nèi)容可尋址存儲(chǔ)器（ Content Addressable Memory）又叫相關(guān)性存儲(chǔ)器</p><p>　?。╝sso

55、ciative memory），是一種特殊的存儲(chǔ)器，它能將輸入的數(shù)據(jù)與存于自身</p><p>　　的數(shù)據(jù)表進(jìn)行比較，返回輸入數(shù)據(jù)在 CAM 中的地址（或位置）[3]。CAM 具有</p><p>　　高速數(shù)據(jù)搜索的功能，它可以在一個(gè)時(shí)鐘周期內(nèi)給出搜索結(jié)果，這使得 CAM</p><p>　　在搜索密集型領(lǐng)域中得到了廣泛使用[4]，例如在高組相連 Cache 中，其

56、 Tag 部</p><p>　　分通常要采用 CAM 來實(shí)現(xiàn)。CAM 的存儲(chǔ)單元通常為六管 SRAM 單元結(jié)構(gòu)，</p><p>　　而六管 SRAM 單元是對(duì)輻射敏感的一種電路結(jié)構(gòu)，另外存儲(chǔ)單元陣列通常在</p><p>　　芯片中要占很大的部分，并且程規(guī)則排列，所以芯片中的存儲(chǔ)部分受到輻射的</p><p>　　概率相對(duì)較大,因此 CA

57、M 是一種軟錯(cuò)誤敏感器件。</p><p>　　ECC（Error Check and Correction）編碼檢錯(cuò)糾錯(cuò)技術(shù)是最常用的可靠性技</p><p>　　術(shù)之一，它實(shí)現(xiàn)方便，增加的硬件開銷也相對(duì)較小，常用于高可靠性存儲(chǔ)器的</p><p>　　加固。但是由于 CAM 按內(nèi)容尋址的特性，在其搜索模式下沒有將數(shù)據(jù)表中數(shù)</p><p>

58、;　　據(jù)讀出的過程，因此 ECC 編碼檢錯(cuò)糾錯(cuò)技術(shù)難以直接應(yīng)用于 CAM 的加固，若</p><p>　　想在 CAM 中應(yīng)用 ECC 編碼檢錯(cuò)糾錯(cuò)技術(shù)，必須采用新的結(jié)構(gòu)和方案。</p><p><b>　　-1-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　綜上所述，研究 CAM 的

59、抗軟錯(cuò)誤加固具有重要的價(jià)值和意義。本文將</p><p>　　ECC 技術(shù)用于 CAM 的抗軟錯(cuò)誤加固，設(shè)計(jì)了一個(gè)規(guī)模為 64?128bits 的軟錯(cuò)誤</p><p><b>　　容錯(cuò) CAM。</b></p><p><b>　　1.2 軟錯(cuò)誤簡(jiǎn)介</b></p><p>　　在 20 世紀(jì) 7

60、0 年代人們發(fā)現(xiàn)，DRAM 中的數(shù)據(jù)位偶然會(huì)自發(fā)的發(fā)生反轉(zhuǎn)，</p><p>　　并且這種反轉(zhuǎn)是隨機(jī)出現(xiàn)的，當(dāng)反轉(zhuǎn)的數(shù)據(jù)位被寫入新的值后，就和其它的數(shù)</p><p>　　據(jù)位一樣，可以正確的工作了。研究者最初把這種現(xiàn)象的原因歸結(jié)為“系統(tǒng)噪</p><p>　　聲”、“敏感放大器效應(yīng)”、“電壓邊緣效應(yīng)”、“模式敏感效應(yīng)”等。在后來的研</p><

61、p>　　究中，人們逐漸找到軟錯(cuò)誤產(chǎn)生的真正原因。Intel 的研究人員曾指出，軟錯(cuò)誤</p><p>　　的原因在于?粒子的碰撞效應(yīng)導(dǎo)致了節(jié)點(diǎn)電壓的改變。1975 年出現(xiàn)了第一則由</p><p>　　于軟錯(cuò)誤而導(dǎo)致太空船上的電子器件發(fā)生故障的報(bào)道。1979 年在實(shí)驗(yàn)室條件下</p><p>　　發(fā)現(xiàn)了中子和質(zhì)子導(dǎo)致的軟錯(cuò)誤。1983 年歐葛曼在地面上測(cè)量了宇

62、宙射線引起</p><p>　　的軟錯(cuò)誤率（SER）。1993 年在一個(gè)商用航天器的計(jì)算機(jī)上發(fā)現(xiàn)了中子導(dǎo)致的</p><p>　　軟錯(cuò)誤，同年來自 IBM 的艾倫和來自波音公司的尤金證明了太空中的軟錯(cuò)誤</p><p>　　率和 1-10MeV 能量的大氣中子流量之間的強(qiáng)相互關(guān)系。1995 年在 DRAM 中發(fā)</p><p>　　現(xiàn)了又一種

63、導(dǎo)致軟錯(cuò)誤的粒子—大氣中低能中子激活的硼-10。1996 年一項(xiàng)關(guān)</p><p>　　于計(jì)算機(jī)日志文件的調(diào)查發(fā)現(xiàn)一臺(tái)擁有 156Gbit DRAM 的超級(jí)計(jì)算機(jī)每天可能</p><p>　　發(fā)生幾次軟錯(cuò)誤[5]。目前人們抗軟錯(cuò)誤加固主要集中在存儲(chǔ)器、組合電路和時(shí)</p><p>　　序電路等方面，本文主要研究 CAM 存儲(chǔ)器的抗軟錯(cuò)誤加固。</p>

64、<p>　　由?粒子產(chǎn)生軟錯(cuò)誤的過程如圖 1-1 所示，當(dāng)?粒子入射到器件時(shí)，會(huì)沿著</p><p>　　其運(yùn)動(dòng)軌跡方向電離出大量的電子空穴對(duì)，如果電離的位置發(fā)生在晶體管反偏</p><p>　　結(jié)附近，在耗盡層電場(chǎng)的作用下，電子和空穴或被收集到帶正電的擴(kuò)散區(qū)域，</p><p>　　或被排斥流入襯底，從而在該節(jié)點(diǎn)處產(chǎn)生一個(gè)電流脈沖 [6]。如果輻射發(fā)生在

65、</p><p>　　NMOS 管的漏（源）區(qū)附近，則電子將被收集到 NMOS 管的漏（源）區(qū)，從</p><p>　　而在該節(jié)點(diǎn)產(chǎn)生一個(gè)負(fù)脈沖電流；相反，如果輻射發(fā)生在 PMOS 管的漏（源）</p><p><b>　　-2-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><

66、p>　　區(qū)附近，則空穴將被收集到 PMOS 管的漏（源）區(qū)，從而在該節(jié)點(diǎn)產(chǎn)生一個(gè)正</p><p>　　脈沖電流[7]。由粒子撞擊電路節(jié)點(diǎn)而引起軟錯(cuò)誤須要滿足三個(gè)條件：（1）晶體</p><p>　　管必須處于關(guān)斷狀態(tài)，否則產(chǎn)生的電荷會(huì)通過溝道釋放掉；（2）該晶體管的漏</p><p>　　-襯底 PN 結(jié)需處于反偏，有利于電荷的收集作用；（3）產(chǎn)生的電荷超過

67、臨界電</p><p><b>　　荷才可能引起翻轉(zhuǎn)。</b></p><p>　　目前的研究認(rèn)為導(dǎo)致系統(tǒng)發(fā)生軟錯(cuò)誤的輻射粒子主要有三種：（1）宇宙射</p><p>　　線與大氣作用產(chǎn)生的中子[8]；宇宙射線與存在于晶體管 P 型區(qū)域或磷硅玻璃中</p><p>　　的硼 10 同位素作用產(chǎn)生的熱中子[9,10]；集成

68、電路封裝和互連材料中雜質(zhì)衰變產(chǎn)</p><p>　　生的?粒子[11]。</p><p><b>　　α射線</b></p><p><b>　　N+</b></p><p><b>　　+</b></p><p><b>　　-</b&

69、gt;</p><p><b>　　N+</b></p><p><b>　　+</b></p><p><b>　　-</b></p><p><b>　　+ +</b></p><p><b>　　- -</b&

70、gt;</p><p><b>　　+ +</b></p><p><b>　　- -</b></p><p><b>　　+ +</b></p><p><b>　　-</b></p><p><b>　　-</b

71、></p><p><b>　　P</b></p><p>　　圖 1-1 N+電路節(jié)點(diǎn)?粒子產(chǎn)生軟錯(cuò)誤的過程</p><p>　　Figure 1-1 occurring of soft error induced by?? particle at N+ circuit node</p><p>　　每個(gè) SRA

72、M 存儲(chǔ)單元都有兩個(gè)敏感節(jié)點(diǎn)（如圖 1-2），關(guān)斷 NMOS 管的漏</p><p>　　區(qū)和關(guān)斷 PMOS 管的漏區(qū)。在這兩個(gè)節(jié)點(diǎn)處，漏區(qū)和襯底形成一個(gè)反偏的 PN</p><p>　　結(jié)，反偏結(jié)對(duì)粒子撞擊尤為敏感。當(dāng)收集的電荷超過被撞擊節(jié)點(diǎn)的臨界電荷</p><p>　　時(shí)，存儲(chǔ)單元發(fā)生翻轉(zhuǎn)。能夠使存儲(chǔ)單元狀態(tài)發(fā)生翻轉(zhuǎn)的最小電荷稱為臨界電</p>

73、<p>　　荷 Qcrit，不同波形的電流脈沖會(huì)有不同的臨界電荷。粒子撞擊導(dǎo)致關(guān)斷 NMOS</p><p>　　的漏區(qū)電荷泄漏會(huì)引起 1→0 的翻轉(zhuǎn)，同樣粒子撞擊關(guān)斷 PMOS 的漏區(qū)會(huì)引起</p><p>　　0→1 的翻轉(zhuǎn)。CAM 的存儲(chǔ)單元通常為六管 SRAM 單元結(jié)構(gòu)，而六管 SRAM</p><p>　　單元是對(duì)輻射敏感的一種電路結(jié)構(gòu)，另外存儲(chǔ)

74、單元陣列通常在芯片中要占很大</p><p><b>　　-3-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　的部分，并且程規(guī)則排列，所以芯片中的存儲(chǔ)部分受到輻射的概率相對(duì)較大,</p><p>　　因此 CAM 是一種軟錯(cuò)誤敏感器件。</p><p>　　圖

75、1-2 SRAM 單元的敏感節(jié)點(diǎn)</p><p>　　Figure 1-2 sensitive node at SRAM cell</p><p>　　1.3 存儲(chǔ)器加固技術(shù)</p><p>　　軟錯(cuò)誤是由于集成電路受到外部輻射產(chǎn)生的,而不是由于設(shè)計(jì)和制造過程中</p><p>　　的缺陷產(chǎn)生的[12]，具有非永久性和不可再現(xiàn)性。器件發(fā)生軟錯(cuò)

76、誤的頻率定義為</p><p>　　軟錯(cuò)誤率。引起軟錯(cuò)誤的原因是射線的電離效應(yīng),輻射粒子穿入硅襯底，沿其</p><p>　　運(yùn)動(dòng)路徑隨著能量損失產(chǎn)生大量的電子-空穴對(duì),如果這些電子-空穴對(duì)在晶體</p><p>　　管源區(qū)和漏區(qū)的反偏結(jié)附近，在耗盡層電場(chǎng)的作用下，電子和空穴或被收集到</p><p>　　帶正電的擴(kuò)散區(qū)域，或被排斥流入襯底，

77、從而在該節(jié)點(diǎn)處產(chǎn)生一個(gè)電流或電壓</p><p>　　的脈沖，在存儲(chǔ)器中此脈沖可能引起存儲(chǔ)單元的狀態(tài)發(fā)生改變，即在存儲(chǔ)器中</p><p>　　發(fā)生了軟錯(cuò)誤[13]。</p><p>　　在航空航天等領(lǐng)域，抗軟錯(cuò)誤加固技術(shù)早已得到了應(yīng)用。由于太空這個(gè)復(fù)</p><p>　　雜的環(huán)境中存在很多高能射線粒子，導(dǎo)致航天器上的電子器件很容易發(fā)生軟錯(cuò)&

78、lt;/p><p>　　誤，而且這些錯(cuò)誤往往會(huì)導(dǎo)致災(zāi)難性的后果，因此在航空航天領(lǐng)域，即使是以</p><p>　　消耗芯片面積、提高制造成本為代價(jià)，也必須應(yīng)用抗軟錯(cuò)誤加固技術(shù)。</p><p>　　我國(guó)微電子的制造工藝、設(shè)計(jì)水平與美、日等國(guó)家還有一定的差距，近年</p><p>　　來由于航空、航天等飛速發(fā)展，高可靠微電子器件研究也取得很好的發(fā)展

79、[14]。</p><p><b>　　-4-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　在國(guó)內(nèi)目前研究單位主要有電子研究13所、中科院等單位。主要的研究?jī)?nèi)容有</p><p>　　北京控制研究所的星載計(jì)算機(jī)的抗輻射研究，中科院的抗輻射存儲(chǔ)器，電子所</p><p

80、>　　和各大學(xué)的抗輻射器件和理論的研究。但是隨著集成電路工藝尺寸的減小帶來</p><p>　　軟錯(cuò)誤問題的加重，抗軟錯(cuò)誤設(shè)計(jì)成為可靠性領(lǐng)域重要的課題。</p><p>　　存儲(chǔ)部分通常要占用處理器等芯片中大量的面積，對(duì)存儲(chǔ)部分的加固一直</p><p>　　是行之有效地提高芯片可靠性的方法。CAM 是一種特殊的存儲(chǔ)器，因此研究</p><

81、p>　　存儲(chǔ)器的加固方法對(duì)于 CAM 的抗軟錯(cuò)誤加固也很有幫助。下面介紹常用于存</p><p>　　儲(chǔ)器中的抗軟錯(cuò)誤加固方法。</p><p>　　(1)編碼檢錯(cuò)糾錯(cuò)技術(shù)</p><p>　　編碼檢錯(cuò)糾錯(cuò)技術(shù)是最常用的可靠性技術(shù)之一。常見的編碼技術(shù)有奇偶效</p><p>　　驗(yàn)碼、BCH（Bose-Chaudhuri-Hocquen

82、hem）和 ECC 效驗(yàn)碼等[15]，其中奇偶校</p><p>　　驗(yàn)碼只能夠檢測(cè)錯(cuò)誤，不能糾正錯(cuò)誤，而 ECC 碼則一般采用能夠檢測(cè)兩位錯(cuò)</p><p>　　糾正一位錯(cuò)的 SEC-DED ECC 碼。漢明碼是一種高碼率的糾正單個(gè)錯(cuò)誤的 ECC</p><p>　　碼，它是在原編碼的基礎(chǔ)上附加一部分代碼，使其滿足糾錯(cuò)碼的條件，屬于線</p><

83、;p>　　性分組碼，由于線性碼的編碼和譯碼容易實(shí)現(xiàn)，至今仍是應(yīng)用最廣泛的一類</p><p><b>　　ECC 編碼。</b></p><p>　　由于 RAM 存儲(chǔ)器的結(jié)構(gòu)特性，編碼技術(shù)可以很方便的應(yīng)用在 RAM 存儲(chǔ)</p><p>　　器中，并且增加的硬件開銷一般也比較小，所以編碼技術(shù)廣泛用于 RAM 存儲(chǔ)</p>

84、<p>　　器的加固中。大多數(shù)的處理器都采用了一定的編碼檢錯(cuò)糾錯(cuò)技術(shù)以提高片內(nèi)存</p><p>　　儲(chǔ)器的可靠性，例如 SPARC64, IBM's S/390 GS, alpha21264,itanium, powepc-</p><p>　　a10, ultra-sparc II 等等。</p><p>　　然而由于 CAM 存儲(chǔ)器按內(nèi)容尋址

85、的特性，使 ECC 效驗(yàn)碼很難直接應(yīng)用于</p><p>　　CAM 的加固中；由于 CAM 存儲(chǔ)器本身的結(jié)構(gòu)特性，導(dǎo)致它所占的面積和消</p><p>　　耗的功耗都相對(duì)比較大，因此針對(duì) CAM 存儲(chǔ)器的加固要考慮的因素相對(duì)較</p><p>　　多，單純的編碼檢錯(cuò)糾錯(cuò)技術(shù)很難滿足 CAM 存儲(chǔ)器的加固要求，因此在</p><p>　　CA

86、M 的抗輻射加固中，ECC 技術(shù)通常要結(jié)合其它方式的加固方法[16]。</p><p><b>　　-5-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　?。?）改變存儲(chǔ)器單元電路的結(jié)構(gòu)</p><p>　　通過合理設(shè)計(jì)片內(nèi)存儲(chǔ)器單元的電路結(jié)構(gòu)，可以提高片內(nèi)存儲(chǔ)器單元抗干</p>

87、;<p>　　擾的能力，因而提高了整個(gè)片內(nèi)存儲(chǔ)器的可靠性。一種在 SRAM 單元內(nèi)部交</p><p>　　叉藕合布線之間產(chǎn)生額外電容的 SCC(stacked cross couple)技術(shù)，使得電容面積</p><p>　　增大為 SRAM 單元面積的 40 % ， SRAM 單元總面積卻減少為原來的 80%，</p><p>　　提高了 SRAM

88、 單元對(duì)于軟錯(cuò)誤的免疫力，同時(shí)并不影響電路的性能；ST 公司</p><p>　　則通過在 SRAM 單元兩側(cè)分別增加一個(gè)額外電容，大大提高了 SRAM 單元的</p><p>　　電容數(shù)值，因而提高了 SRAM 單元的可靠性。也有專門針對(duì)于 TCAM 存儲(chǔ)單</p><p>　　元的加固方法，由于每個(gè) TCAM 的存儲(chǔ)單元都有兩個(gè)六管 SRAM 單元，因此<

89、/p><p>　　可以在兩個(gè)六管 SRAM 單元增加一些晶體管，將兩個(gè)六管 SRAM 單元連接起</p><p>　　來，一方面增加存儲(chǔ)單元的臨界電荷量，另一方面還能引入一些反饋機(jī)制來增</p><p>　　加 TCAM 存儲(chǔ)單元的抗單粒子翻轉(zhuǎn)的能力[17]。</p><p>　?。?）存儲(chǔ)單元版圖設(shè)計(jì)技術(shù)</p><p>

90、;　　為了提高片內(nèi)存儲(chǔ)器的可靠性，可以采用特殊的版圖設(shè)計(jì)方法[18]，例如為</p><p>　　了防止多位錯(cuò)，在版圖設(shè)計(jì)時(shí)采用交錯(cuò)的設(shè)計(jì)方法，可以將相鄰多位錯(cuò)轉(zhuǎn)化為</p><p>　　獨(dú)立的單位錯(cuò)；另外，還可以采用環(huán)形柵、H 柵等特殊版圖來提高晶體管抗輻</p><p><b>　　射能力。</b></p><p>

91、　　在集成電路的版圖設(shè)計(jì)中，也可以通過增大晶體管的尺寸來增加存儲(chǔ)單元</p><p>　　的臨界電荷量，使存儲(chǔ)單元的抗軟錯(cuò)誤能力提高，是一種提高存儲(chǔ)器可靠性的</p><p>　　最直接有效的方法，但是這種方法通常要帶來很大的面積開銷，也是與集成電</p><p>　　路的發(fā)展趨勢(shì)相反，因此在存儲(chǔ)器的可靠性研究中很少用到這種方法。</p><p&

92、gt;<b>　?。?）冗余技術(shù)</b></p><p>　　冗余技術(shù)同樣是最普遍采用的可靠性技術(shù)之一，在高可靠性的系統(tǒng)中，經(jīng)</p><p>　　常用到冗余技術(shù)。冗余技術(shù)是最為有效的可靠性技術(shù)之一，但是通常情況下冗</p><p>　　余技術(shù)的硬件開銷相對(duì)比較大，因此采用冗余技術(shù)通常情況下要綜合考慮很多</p><p>

93、;　　因素，如系統(tǒng)可靠性的指標(biāo)，加固成本，增加的硬件開銷等等。在可靠性要求</p><p><b>　　-6-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　比較高的領(lǐng)域，對(duì)電路的某些部分采用冗余加固也不失為一種好的方法。</p><p>　　在實(shí)際應(yīng)用中，對(duì)存儲(chǔ)器的加固的方法主要有工藝

94、和電路兩個(gè)方面[19]。在</p><p>　　工藝方面：日立公司開發(fā)了一種針對(duì) DRAM 的熱懸浮控制技術(shù)能夠有效的降</p><p>　　低軟錯(cuò)誤率；而意法半導(dǎo)體公司開發(fā)的 rSRAM（增強(qiáng)型 SRAM）技術(shù)將在不</p><p>　　過多增加芯片制造成本的前提下，有效地消除嵌入式 SRAM 軟錯(cuò)誤對(duì)電子設(shè)</p><p>　　備可能造成

95、的不良影響；Cypress 半導(dǎo)體公司則通過制造工藝、封裝和芯片層</p><p>　　次的整體改進(jìn)來減小靜態(tài)隨機(jī)存儲(chǔ)器的軟錯(cuò)誤率。在電路方面：MoSys 公司已</p><p>　　開發(fā)出一種錯(cuò)誤校正技術(shù)，它可以減小單個(gè)晶體管 SRAM 的軟錯(cuò)誤而不需要</p><p>　　更多芯片面積。采用該技術(shù)和配套的透明錯(cuò)誤校正，可以在 0.13μm 線寬工藝</p&

96、gt;<p>　　保持 1000FIT 軟錯(cuò)誤率；瑞薩科技公司在開發(fā)一種新技術(shù)時(shí)，使用了 ECC 電</p><p>　　路，極大地改善了用于網(wǎng)絡(luò)和通信設(shè)備，以及類似產(chǎn)品的軟錯(cuò)誤免役性[20]。</p><p>　　1.4 論文研究?jī)?nèi)容及結(jié)構(gòu)</p><p>　　本文采用 0.18um 工藝，成功地利用將 ECC 編碼檢錯(cuò)糾錯(cuò)技術(shù)應(yīng)用于</p&g

97、t;<p>　　CAM 的加固中，設(shè)計(jì)實(shí)現(xiàn)了一種 64×128bits 對(duì)稱陣列結(jié)構(gòu)軟錯(cuò)誤容錯(cuò) CAM</p><p>　?。ê?jiǎn)稱軟錯(cuò)誤容錯(cuò) CAM），并對(duì) CAM 的容錯(cuò)功能進(jìn)行了詳細(xì)仿真驗(yàn)證，最后</p><p>　　對(duì)軟錯(cuò)誤容錯(cuò) CAM 進(jìn)行了版圖設(shè)計(jì)。</p><p>　　第一章介紹了課題背景及意義、軟錯(cuò)誤的產(chǎn)生機(jī)理以及主要的存儲(chǔ)器加

98、固</p><p><b>　　技術(shù)；</b></p><p>　　第二章首先介紹了 CAM 的結(jié)構(gòu)及分類，然后說明了本文所設(shè)計(jì)的軟錯(cuò)誤</p><p>　　容錯(cuò) CAM 的結(jié)構(gòu)及工作原理；</p><p>　　第三章詳細(xì)說明了軟錯(cuò)誤容錯(cuò) CAM 的電路實(shí)現(xiàn)，主要包括對(duì)稱結(jié)構(gòu)陣</p><p>　

99、　列、ECC 電路和比較電路；</p><p>　　第四章對(duì)軟錯(cuò)誤容錯(cuò) CAM 進(jìn)行了功能驗(yàn)證，并介紹了主要電路模塊的版</p><p>　　圖設(shè)計(jì)和驗(yàn)證，接著給出了軟錯(cuò)誤容錯(cuò) CAM 增加電路的開銷；</p><p>　　最后，根據(jù)上文的仿真結(jié)果和分析給出了本文結(jié)論。</p><p><b>　　-7-</b><

100、/p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　第2章 對(duì)稱陣列結(jié)構(gòu)容錯(cuò) CAM 結(jié)構(gòu)設(shè)計(jì)</p><p>　　CAM 具有按內(nèi)容尋址的特性，這使得 ECC 編碼檢錯(cuò)糾錯(cuò)技術(shù)難以直接應(yīng)</p><p>　　用于 CAM 的加固。采用對(duì)稱陣列結(jié)構(gòu) CAM 可以有效地找到可能匹配的地</p><p>　　

101、址，在實(shí)際應(yīng)用中起到了軟錯(cuò)誤探測(cè)的作用，這就為在 CAM 中加入數(shù)據(jù)讀出</p><p>　　機(jī)制提供了可能。有了數(shù)據(jù)的選擇讀出機(jī)制，就可以利用 ECC 編碼檢錯(cuò)糾錯(cuò)</p><p>　　技術(shù)對(duì) CAM 進(jìn)行抗軟錯(cuò)誤加固。本文正是利用了這種存儲(chǔ)數(shù)據(jù)的選擇讀出機(jī)</p><p>　　制，將 ECC 電路、比較器電路與對(duì)稱陣列結(jié)構(gòu) CAM 結(jié)合起來構(gòu)成了對(duì)稱陣列<

102、/p><p>　　結(jié)構(gòu)軟錯(cuò)誤容錯(cuò) CAM。</p><p>　　2.1 CAM 的結(jié)構(gòu)及分類</p><p>　　CAM 可以在一個(gè)時(shí)鐘周期內(nèi)給出搜索結(jié)果，這種高的搜索速度使得 CAM</p><p>　　在搜索密集型應(yīng)用中得到了廣泛的使用。這些應(yīng)用包括：參數(shù)曲線提取[21]，</p><p>　　Hough 轉(zhuǎn)換，Huf

103、fman 編、解碼[22,23]，Lempel-Ziv 壓縮[24]，圖像編碼，以及相</p><p>　　關(guān)計(jì)算(associative computing)等。</p><p>　　九十年代中期以后，隨著大規(guī)模集成電路的發(fā)展，以及各種應(yīng)用對(duì) CAM</p><p>　　性能需求的提高，CAM 得到了迅速的發(fā)展[25]。尤其在高速網(wǎng)絡(luò)如 Internet 應(yīng)用&l

104、t;/p><p>　　方面，CAM 研究更為活躍?，F(xiàn)在 CAM 的商用產(chǎn)品主要集中在網(wǎng)絡(luò)應(yīng)用中，</p><p>　　如用來將 IP 包進(jìn)行分類和前遞的網(wǎng)絡(luò)路由器[26]。在網(wǎng)絡(luò)中，例如 Internet，像</p><p>　　e-mail 或 web 網(wǎng)頁之類的信息在傳送的時(shí)候，首先被打散成幾百字節(jié)大小的小</p><p>　　數(shù)據(jù)包，經(jīng)過網(wǎng)

105、絡(luò)結(jié)點(diǎn)(即路由器)，最終在目的地被重新組合成原來的信息。</p><p>　　其中路由器的作用就是在眾多的路由結(jié)點(diǎn)中選出一個(gè)符合數(shù)據(jù)包要求的目標(biāo)結(jié)</p><p>　　點(diǎn)(即查表操作)，然后將數(shù)據(jù)包路由到下一個(gè)路由結(jié)點(diǎn)。由于 CAM 的高速搜</p><p>　　索能力，用它來完成這樣的查表操作非常合適。</p><p><b>　

106、　-8-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　2.1.1 CAM 的結(jié)構(gòu)和工作原理</p><p>　　CAM 一般由存儲(chǔ)器陣列、搜索數(shù)據(jù)寄存器和優(yōu)先編碼器三部分組成[27],如</p><p>　　圖 2-1 所示。數(shù)據(jù)表(存儲(chǔ)數(shù)據(jù) 0~存儲(chǔ)數(shù)據(jù) w-1)被存放在存儲(chǔ)器陣列中，搜<

107、;/p><p>　　索數(shù)據(jù)通過搜索數(shù)據(jù)寄存器加載到搜索線上。匹配線標(biāo)志著此地址下存儲(chǔ)的數(shù)</p><p>　　據(jù)是否與搜索數(shù)據(jù)相同（或匹配），匹配情況經(jīng)過優(yōu)先編碼器后輸出，在有多</p><p>　　個(gè)匹配的情況下，優(yōu)先編碼器將優(yōu)先級(jí)最高的匹配地址輸出[28]。</p><p>　　圖 2-1 CAM 的基本結(jié)構(gòu)框圖</p><

108、;p>　　Figure 2-1 basic structure of CAM</p><p>　　圖 2-2 為 CAM 的工作原理圖，它的數(shù)據(jù)表中共有四個(gè)字，在每個(gè)字都三</p><p>　　個(gè)存儲(chǔ)單元（cell）組成，SLi 與 SLni 為搜索線，MLi 為匹配線。搜索開始后，</p><p>　　搜索數(shù)據(jù)先被加載到搜索寄存器內(nèi)，然后再進(jìn)行搜索求值。在搜

109、索求值階段，</p><p>　　匹配線和搜索線要先被預(yù)充，此時(shí)匹配線處于一個(gè)“暫時(shí)匹配”的階段，此后</p><p>　　的求值階段，搜索字被驅(qū)動(dòng)到差分輸入線上，每一個(gè) CAM 單元開始將搜索線</p><p>　　上的值與所存儲(chǔ)的值相比較。如果所有的位都匹配，那么匹配線將保持在預(yù)充</p><p>　　的高電平；相反，只要有一位不匹配，那

110、么匹配線就會(huì)放電到低電平。接著由</p><p>　　敏感放大器（MLSA）來檢測(cè)匹配線是否處于匹配狀態(tài)。最后，編碼器將匹配</p><p>　　線的位置信息編碼成地址輸出。</p><p><b>　　-9-</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p>　　圖 2

111、-2 CAM 的工作原理圖</p><p>　　Figure 2-2 simple schematic of a model CAM</p><p>　　2.1.2 CAM 分類</p><p>　　常見的 CAM 單元主要有或非型（NOR）和與非型（NAND）兩種[29]，如圖</p><p>　　2-3,2-4 所示，這兩種 CAM 單元

112、由兩個(gè)交叉耦合的反相器來實(shí)現(xiàn)的存儲(chǔ)功能，</p><p>　　這與六管 SRAM 單元的結(jié)構(gòu)相同[30]，雖然也可以用 DRAM 單元結(jié)構(gòu)來實(shí)現(xiàn)存</p><p>　　儲(chǔ)功能，但沒有六管 SRAM 單元結(jié)構(gòu)穩(wěn)定[31]。</p><p>　　或非單元用四個(gè)管 M1～M4 來實(shí)現(xiàn)輸入數(shù)據(jù)位與存儲(chǔ)位的比較。一般情</p><p>　　況下，M1～

113、M4 管要做到最小尺寸以增加單元密度。這四個(gè)管用下拉通道的方</p><p>　　式實(shí)現(xiàn)了一個(gè)動(dòng)態(tài)同或（XNOR）邏輯門，邏輯門的輸入是 SL 和 D。每一個(gè)</p><p>　　對(duì)管 M1、M3 和 M2、M4 形成了從匹配線到地的一條通道，當(dāng) SL 和 D 失配</p><p>　　(不相等)時(shí)，至少有一條通道打開，將匹配線 ML 與地相連。而當(dāng) SL 和 D

114、匹</p><p>　　配時(shí)，兩條通道都關(guān)閉，匹配線 ML 和地?cái)嚅_。</p><p>　　當(dāng)多個(gè)或非單元并行地連接在一起，將它們的匹配線短接在一起，這時(shí)實(shí)</p><p>　　現(xiàn)的就是一個(gè)或非功能。或非單元的“或非”就體現(xiàn)在這。這些并行連接的對(duì)</p><p>　　地通道就像 CMOS 或非邏輯門中的對(duì)地通道。因此，匹配的條件也就很明<

115、;/p><p>　　顯：只有當(dāng)每一個(gè)單元都匹配時(shí)，整個(gè)字才能匹配。</p><p><b>　　- 10 -</b></p><p>　　哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文</p><p><b>　　SL</b></p><p><b>　　ML</b><

116、;/p><p><b>　　SLn</b></p><p><b>　　n SL ML0</b></p><p><b>　　M1 ML0+1</b></p><p><b>　　SLn</b></p><p><b>　　M

117、1</b></p><p><b>　　M3</b></p><p><b>　　Dn</b></p><p><b>　　D</b></p><p><b>　　M2</b></p><p><b>　　M4

118、</b></p><p><b>　　MD</b></p><p><b>　　D</b></p><p><b>　　MDn</b></p><p><b>　　Dn</b></p><p>　　圖 2-3 或非型 C

119、AM 單元圖</p><p>　　Figure 2-3 CAM cell for NOR type</p><p>　　2-4 與非型 CAM 單元</p><p>　　Figure 2-4 CAM cell for NAND types</p><p>　　與非單元用三個(gè)管 M1、MD 和 MDn 來實(shí)現(xiàn)輸入數(shù)據(jù)位與存儲(chǔ)位的比較。</