

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、近年來,伴隨著集成電路設(shè)計與制造的技術(shù)的飛速發(fā)展,芯片的特征尺寸急劇減小,單位面積內(nèi)所能容納的晶體管數(shù)量也迅速增多,但同時這也使得電路系統(tǒng)在工作過程中發(fā)生故障的概率有所升高,尤其在深空探測、航空航天及國防軍事等應(yīng)用領(lǐng)域的關(guān)鍵系統(tǒng)中,惡劣復(fù)雜的物理環(huán)境要求電路系統(tǒng)必須擁有一定的容錯能力??芍貥?gòu)硬件由于功能靈活多變的特點,已經(jīng)得到了越來越廣泛的應(yīng)用,設(shè)計能夠自主容錯的可重構(gòu)硬件具有重要的實用價值和研究意義。
本研究主要內(nèi)容包括:⑴
2、設(shè)計了一種具有容錯能力的粗粒度可重構(gòu)陣列,它以片上網(wǎng)絡(luò)路由器為互連單元,從而提高了單元互連的靈活性;以一種精簡指令集處理器為計算單元,它包含算術(shù)邏輯運算單元及乘累加運算單元兩個計算內(nèi)核,具有較強的運算能力,適用于數(shù)字信號處理等乘累加運算較為密集的應(yīng)用領(lǐng)域。容錯可重構(gòu)陣列可分為傳輸層與細胞層兩個主要部分,其中片上網(wǎng)絡(luò)構(gòu)成傳輸層,處理單元組成細胞層。⑵在傳輸層中,對于端口之間的互連線,采用三模冗余、擴展海明碼和檢錯重傳機制這三種容錯方法應(yīng)對
3、瞬態(tài)故障。其中三模冗余主要用于實現(xiàn)對數(shù)據(jù)流控制和鏈路狀態(tài)信號的加固;擴展海明碼能夠?qū)Χ丝谥g所傳數(shù)據(jù)中的單個數(shù)據(jù)位故障進行糾正,對兩位數(shù)據(jù)故障進行報錯;檢錯重傳機制則用于實現(xiàn)對雙數(shù)據(jù)位故障的糾正,以降低數(shù)據(jù)傳輸?shù)恼`碼率。針對永久故障,采用自適應(yīng)路由和連線內(nèi)建自測試與自修復(fù)的方法進行解決。在細胞層中,對于單元失效的問題,模仿生物體胚胎細胞的分化機制,在系統(tǒng)初始化階段,通過給每個細胞分配不同的配置信息,將陣列分化為不同的形式,使用正??臻e細
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 三維可重構(gòu)陣列自主容錯方法研究.pdf
- 可重構(gòu)陣列自測試與容錯技術(shù)研究.pdf
- 多核容錯陣列的重構(gòu)技術(shù).pdf
- 方向圖可重構(gòu)天線單元及其在陣列中的應(yīng)用研究.pdf
- 磁盤陣列高容錯模式及重構(gòu)技術(shù)研究.pdf
- 可重構(gòu)硬件容錯技術(shù)研究.pdf
- 可重構(gòu)計算體系結(jié)構(gòu)及應(yīng)用研究.pdf
- 可重構(gòu)濾波器的實現(xiàn)及應(yīng)用研究.pdf
- Soc可重構(gòu)計算部件之異步可重構(gòu)計算陣列設(shè)計.pdf
- 片上處理器陣列容錯重構(gòu)技術(shù).pdf
- 容錯處理器陣列的重構(gòu)算法.pdf
- FPGA動態(tài)可重構(gòu)技術(shù)及其應(yīng)用研究.pdf
- 時域可重構(gòu)天線及其陣列.pdf
- 容錯處理器陣列的快速重構(gòu)算法研究.pdf
- 容錯處理器陣列的抽象模型及重構(gòu)算法研究.pdf
- SRAM型FPGA的可重構(gòu)容錯結(jié)構(gòu)研究.pdf
- 方向圖可重構(gòu)天線及其陣列研究.pdf
- 容錯處理器陣列的并行重構(gòu)算法.pdf
- 容錯處理器陣列的高效重構(gòu)技術(shù).pdf
- 可重構(gòu)核儀器框架和應(yīng)用研究.pdf
評論
0/150
提交評論