三維可重構(gòu)陣列自主容錯(cuò)方法研究.pdf

1、隨著集成電路技術(shù)的飛速發(fā)展，數(shù)字電子系統(tǒng)的集成度大幅提高，在生命周期內(nèi)發(fā)生故障的概率也隨之增加。可重構(gòu)硬件具有功能靈活、開(kāi)發(fā)周期短等優(yōu)點(diǎn)，已廣泛應(yīng)用于航空航天等領(lǐng)域的關(guān)鍵電子系統(tǒng)中，由于工作環(huán)境惡劣且人工難以維護(hù)，對(duì)可重構(gòu)硬件的可靠性要求更高。因此，以提高可靠性為目標(biāo)的可重構(gòu)硬件容錯(cuò)設(shè)計(jì)具有重要意義。
　　可重構(gòu)硬件的自主容錯(cuò)是指在不需要外部控制器進(jìn)行控制的情況下，實(shí)現(xiàn)故障自主修復(fù)。目前二維可重構(gòu)硬件的自主容錯(cuò)方法中，重布線機(jī)制不

2、易實(shí)現(xiàn)，特別是在一些大規(guī)模系統(tǒng)中，布線擁塞和延遲現(xiàn)象嚴(yán)重，導(dǎo)致容錯(cuò)時(shí)間開(kāi)銷大，容錯(cuò)能力不高。三維陣列結(jié)構(gòu)可顯著減少布線長(zhǎng)度，提高布線過(guò)程布通率和布線機(jī)制靈活性，給可重構(gòu)硬件的容錯(cuò)方法設(shè)計(jì)提供了新思路。
　　本文利用三維陣列結(jié)構(gòu)在布線靈活性方面的優(yōu)勢(shì)，對(duì)三維可重構(gòu)陣列的自主容錯(cuò)方法進(jìn)行研究，論文的主要研究工作如下：
　?。?）設(shè)計(jì)了一種三維結(jié)構(gòu)的可重構(gòu)陣列，可有效改善二維可重構(gòu)硬件重布線機(jī)制不靈活，容錯(cuò)控制復(fù)雜度隨陣列規(guī)模增大

3、而增加，難以大規(guī)模實(shí)現(xiàn)等問(wèn)題，并且在此結(jié)構(gòu)上對(duì)功能細(xì)胞和三維開(kāi)關(guān)塊進(jìn)行了容錯(cuò)設(shè)計(jì)，使可重構(gòu)陣列具有自主容錯(cuò)能力。三維開(kāi)關(guān)塊用于實(shí)現(xiàn)功能細(xì)胞在六個(gè)方向上的信息傳遞，提高了布線機(jī)制靈活性的同時(shí)，還具有在線自測(cè)試與自修復(fù)能力；功能細(xì)胞內(nèi)部設(shè)有容錯(cuò)控制模塊，可實(shí)現(xiàn)細(xì)胞的在線自主容錯(cuò)，減少容錯(cuò)控制復(fù)雜度。
　　（2）對(duì)可重構(gòu)硬件的自主容錯(cuò)方法進(jìn)行了研究，采用在線分布式輸入測(cè)試向量的方法，能夠?qū)收线M(jìn)行精確定位，測(cè)試速度快且測(cè)試機(jī)制實(shí)現(xiàn)簡(jiǎn)單；

4、容錯(cuò)過(guò)程中，采用分層修復(fù)方法，根據(jù)診斷結(jié)果執(zhí)行相應(yīng)修復(fù)機(jī)制，對(duì)細(xì)胞內(nèi)底層冗余資源和可重構(gòu)陣列空閑互連資源進(jìn)行合理利用，充分提高資源利用率和容錯(cuò)速率。
　?。?）本文最后以四位并行乘法器和四位加法/減法器為例，在三維可重構(gòu)陣列上實(shí)現(xiàn)功能映射，對(duì)其進(jìn)行仿真和下板測(cè)試，驗(yàn)證了可重構(gòu)陣列的邏輯功能與自主容錯(cuò)能力，并且在容錯(cuò)能力、硬件資源開(kāi)銷和容錯(cuò)時(shí)間開(kāi)銷三方面與其他典型可重構(gòu)硬件容錯(cuò)技術(shù)進(jìn)行了分析對(duì)比，說(shuō)明本文提出的三維可重構(gòu)陣列自主容錯(cuò)