7第八章系統(tǒng)總線

1、,第八章 系統(tǒng)總線,一、總線基本概念?總線：計(jì)算機(jī)系統(tǒng)中多個(gè)功能部件之間的連接線，通過(guò)它可以實(shí)現(xiàn)部件之間地址信息、數(shù)據(jù)和控制信息的傳送。?總線的分類a.內(nèi)部總線(又稱芯片總線)在集成電路芯片內(nèi)部（含CPU、運(yùn)算器等）或?qū)⒉煌慕M成連接在一起的總線b.系統(tǒng)總線指計(jì)算機(jī)系統(tǒng)中模板與模板之間的連接總線，包含諸如ISA、PCI、AGP等總線方式,c.外部總線,外總線是指計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其外設(shè)通信的總線，如RS

2、232通信總線、網(wǎng)線總線等。,1、總線的特性,?物理特性描述總線的形狀、數(shù)量、插頭的形式等特性,如地址總線有18根，RS-232的接口使用9針D型接口等。?功能特性描述每一根線的功能如：地址線的數(shù)量指明了CPU能訪問(wèn)的主存范圍，數(shù)據(jù)總線指明了一次交換的數(shù)據(jù)位數(shù)?電氣特性描述每一根線的有效電平及傳送信號(hào)的方向。如：地址線單向傳輸，數(shù)據(jù)線雙向傳輸，高電平有效、低電平有效。,?時(shí)間特性各線什么時(shí)間有效及相互之間的時(shí)序關(guān)系

3、2、總線的標(biāo)準(zhǔn)化問(wèn)題總線的標(biāo)準(zhǔn)化是實(shí)現(xiàn)兼容的一個(gè)重要的組成部分3、總線帶寬指總線在單位時(shí)間內(nèi)所能達(dá)到的最高傳輸速率，單位是MB/S。它是衡量總線性能的重要技術(shù)指標(biāo)。,例1 設(shè)一個(gè)32位的處理器有16位外部數(shù)據(jù)總線,時(shí)鐘頻率為50MHZ,若總線傳輸?shù)淖疃讨芷跒?個(gè)時(shí)鐘周期,問(wèn)處理器的最大數(shù)據(jù)傳輸率是多少?若想提高一倍數(shù)據(jù)傳輸率,可采用什么措施?,解:數(shù)據(jù)傳輸率即單位時(shí)間內(nèi)(1秒)傳輸?shù)臄?shù)據(jù)量 數(shù)據(jù)傳輸率= 2B * 50

4、MHZ/ 4 = 25MB/s要把總線的數(shù)據(jù)傳輸率提高一倍,可采取的方法有三種:1)數(shù)據(jù)總線的寬度提高到32位,此時(shí): 數(shù)據(jù)傳輸率= 4B * 50MHZ/ 4 = 50MB/s2)將總線的時(shí)鐘頻率提高到100MHZ,此時(shí): 數(shù)據(jù)傳輸率= 2B * 100MHZ/ 4 = 50MB/s3)將傳輸?shù)淖疃虝r(shí)間縮短為2個(gè)時(shí)鐘周期,此時(shí): 數(shù)據(jù)傳輸率= 2B * 50MHZ/ 2 = 50MB/s,例2 某

5、網(wǎng)絡(luò)每秒發(fā)出30次訪問(wèn)請(qǐng)求，每次請(qǐng)求的數(shù)據(jù)量為64KB。問(wèn)100M的網(wǎng)絡(luò)能否承受該訪問(wèn)？,30*64K*8 = 15360Kb= 15Mb < 100Mb,,,二、總線的連接方式,1、單總線結(jié)構(gòu),,?特點(diǎn)a.訪內(nèi)和訪外指令相同,由地址來(lái)處分,減少了一類I/O指令b.總線簡(jiǎn)單，使用靈活，易于擴(kuò)展c. 所有設(shè)備分時(shí)工作，適用于慢速的小型或微型計(jì)算機(jī)系統(tǒng)中d.適用于高速外設(shè)的情況e.任意兩外設(shè)之間可以直接交換信息(其中主設(shè)

6、備需有總線控制能力),,2、雙總線結(jié)構(gòu),?在單總線結(jié)構(gòu)的基礎(chǔ)上增加主存總線組成,,?特點(diǎn)a.由于外設(shè)和內(nèi)存分處與不同總線，分訪內(nèi)和訪外指令。b.主存總線的增加減輕了系統(tǒng)總線的負(fù)擔(dān)，提高了并行性。c.仍然保持了單總線結(jié)構(gòu)的系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)。,3、三總線結(jié)構(gòu),?在雙總線結(jié)構(gòu)的基礎(chǔ)上增加I/O總線組成,?特點(diǎn)a.由于外設(shè)和內(nèi)存分處與不同總線，分訪內(nèi)和訪外指令。b. 并行性進(jìn)一步提高，通道處理機(jī)分擔(dān)了部分CPU的I/O功能

7、。,4、總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響,? 對(duì)最大存儲(chǔ)容量的影響 單總線結(jié)構(gòu)對(duì)最大存儲(chǔ)容量有影響 雙總線和三總線結(jié)構(gòu)對(duì)最大存儲(chǔ)容量沒(méi)有影響? 對(duì)指令系統(tǒng)的影響 單總線結(jié)構(gòu)沒(méi)有訪內(nèi)/訪外指令之分 雙總線和三總線結(jié)構(gòu)訪內(nèi)和訪外用不同的指令來(lái)區(qū)分?吞吐量 單總線結(jié)構(gòu)的吞吐量小 三總線結(jié)構(gòu)的吞吐量大 雙總線結(jié)構(gòu)的吞吐量居中,,,三、總線的控制,1、總線的控制方式總線的控制主要是解決連接在公共總線上多個(gè)設(shè)備之

8、間使用總線的仲裁問(wèn)題，完成這一功能的部件是總線控制器。1)串行鏈接方式,?在單總線和雙總線結(jié)構(gòu)的計(jì)算機(jī)中,總線控制器是CPU的一部分,在三總線結(jié)構(gòu)的計(jì)算機(jī)中,它還是通道處理機(jī)的一部分?，F(xiàn)在，總線總裁器一般是一個(gè)單獨(dú)的功能模塊。,?工作過(guò)程分析:設(shè)備N向總線控制器發(fā)總線使用請(qǐng)求 ? 總線控制器檢查BS信號(hào) ? 若BS=0 ? 總線控制器發(fā)BG信號(hào) ? BG按照設(shè)備的物理連接次序查詢,直到找到第一個(gè)發(fā)出BR的設(shè)備? 置BS=1.?

9、 如果有2個(gè)設(shè)備都發(fā)出了總線使用請(qǐng)求,此時(shí)響應(yīng)哪一個(gè)設(shè)備?離總線控制器近的設(shè)備.,,?優(yōu)點(diǎn):a. 設(shè)備擴(kuò)充容易。b.控制器簡(jiǎn)單?缺點(diǎn):a.優(yōu)先級(jí)由設(shè)備的物理位置確定，設(shè)置不靈活。b.單點(diǎn)故障明顯c.響應(yīng)速度慢,2)計(jì)數(shù)器定時(shí)查詢方式,?工作過(guò)程分析:設(shè)備N向總線控制器發(fā)總線使用請(qǐng)求 ? 總線控制器檢查BS信號(hào) ? 若BS=0 ? 計(jì)數(shù)器開(kāi)始計(jì)數(shù) ? 當(dāng)計(jì)數(shù)值等于發(fā)出BR請(qǐng)求的設(shè)備號(hào)時(shí)，設(shè)備得到總線使用權(quán)? 置BS=1

10、? 設(shè)備的優(yōu)先級(jí)別能否改變，若能，則如何改變?改變計(jì)數(shù)器的計(jì)數(shù)初始值.,,,?優(yōu)點(diǎn):a. 不存在單點(diǎn)故障b.優(yōu)先級(jí)改變靈活 ( 如何體現(xiàn) ？ )?缺點(diǎn):a. 設(shè)備擴(kuò)充較困難(增加計(jì)數(shù)線數(shù)量) 。b.響應(yīng)速度較慢,3)獨(dú)立請(qǐng)求方式,?工作過(guò)程分析:所有設(shè)備通過(guò)各自獨(dú)立的BR線向控制器發(fā)總線使用請(qǐng)求 ? 總線控制器經(jīng)過(guò)裁決 ? 通過(guò)獨(dú)立的BG線響應(yīng)請(qǐng)求? 設(shè)備的優(yōu)先級(jí)如何確定 ?由控制器中的裁決器按照一定的策略確定

11、(可編程),,?優(yōu)點(diǎn):a. 不存在單點(diǎn)故障b.優(yōu)先級(jí)改變靈活c.響應(yīng)速度快?缺點(diǎn):a. 線數(shù)與設(shè)備的數(shù)量有關(guān)，設(shè)備擴(kuò)充較困難。b.控制器的設(shè)計(jì)復(fù)雜,4)總線控制方式總結(jié),總線控制方式總體上分為集中控制和分散控制。?集中控制：總線控制器基本集中在一起，上述的三種方式屬于集中控制，其具體體現(xiàn)是每個(gè)設(shè)備有兩根線送到總線仲裁控制器，其一是總線請(qǐng)求使用信號(hào)BR、另一個(gè)是總線授權(quán)信號(hào)線BG。?分散控制：總線控制邏輯分散在總線各

12、部件中。,,,四、總線的通信方式,?解決部件獲得總線控制權(quán)后，采用哪種方式進(jìn)行數(shù)據(jù)交換。常用的總線通信方式有同步通信和異步通信。1)同步通信?不采用應(yīng)答信號(hào)?實(shí)現(xiàn)方法:采用統(tǒng)一的時(shí)鐘或每個(gè)部件自帶時(shí)鐘,但受源部件同步時(shí)鐘的同步,?優(yōu)點(diǎn):時(shí)序關(guān)系簡(jiǎn)單，實(shí)現(xiàn)簡(jiǎn)單。?缺點(diǎn)：在設(shè)備速度不一致時(shí)按最壞情況確定，傳輸線不能太長(zhǎng)（時(shí)鐘相移）。,,2)異步通信方式,?采用應(yīng)答信號(hào)?實(shí)現(xiàn)方法發(fā)送信息的同時(shí)還要發(fā)送本設(shè)備的時(shí)間標(biāo)志信號(hào),

13、并用“應(yīng)答方式”進(jìn)行。單向應(yīng)答不能判斷數(shù)據(jù)是否正確傳送，一般采用雙向應(yīng)答。有非互鎖、半互鎖和全互鎖三種三種類型,全互鎖,?數(shù)據(jù)傳輸可靠?適用于傳輸周期不同的設(shè)備?對(duì)通訊線的長(zhǎng)度沒(méi)有嚴(yán)格的要求?缺點(diǎn)：速度慢,?異步通信方式的優(yōu)點(diǎn):,,,五、總線的數(shù)據(jù)傳送模式,1、數(shù)據(jù)傳送的方式串行傳送、并行傳送、串并傳送1)串行傳送?只使用一根傳輸線，采用脈沖方式傳送信息?每次傳送1位信息?低位先傳送、高位后傳送?一次新的傳送的開(kāi)

14、始，一定是以一個(gè)由高電平到低電平的跳變。,?串行傳送的數(shù)據(jù)格式編碼,起始位（1位） ：表示一次傳輸?shù)拈_(kāi)始數(shù)據(jù)位（5~8位）：被傳送的數(shù)據(jù)校驗(yàn)位（1位） ：用于傳輸校驗(yàn)停止位（1~2位）：表示本次傳輸結(jié)束，高電平,?兩次傳輸之間的間隙時(shí)間內(nèi)，發(fā)送端應(yīng)該發(fā)送什么電平？為什么？高！,,采用“位時(shí)間”，即一個(gè)二進(jìn)制位在傳輸線上占用的時(shí)間。?為了實(shí)現(xiàn)串行傳送，在發(fā)送端的接口中需要“并行 – 串行”轉(zhuǎn)換電路，在接收端需要“串

15、行 –并行”轉(zhuǎn)換電路。?UART異步時(shí)序接收端采用外部時(shí)鐘與接收的數(shù)據(jù)同步，外時(shí)鐘周期和接收的每一位數(shù)據(jù)所占用的時(shí)間關(guān)系為：,Tc=Td/K,?如果待發(fā)送的數(shù)據(jù)中有連續(xù)相鄰的1或0，接收端如何區(qū)分？,?波特率的概念,是指?jìng)鬏斖ǖ纻鬏敶a的頻寬指標(biāo)，單位是位/秒。不同于時(shí)鐘頻率(單位是HZ/秒)、不同于數(shù)據(jù)的傳輸速率(單位是字符/秒或bps，是指?jìng)鬏數(shù)臄?shù)據(jù)位)?應(yīng)用舉例數(shù)據(jù)傳輸速率是120字符/秒，而每個(gè)字符格式規(guī)定包含十個(gè)代碼

16、位，則此時(shí)傳送的波特率為多少？10*120位/秒= 1200位/秒 = 1200波特?反過(guò)來(lái)有波特如何求數(shù)據(jù)的傳輸速率？,,,2、各種典型的總線類型,?常用的總線：STD、ISA、EISA、VESA、PCI、AGP、infiniBaud等總線?STD(STanDard Bus)總線是規(guī)模最小，面向工業(yè)控制的8位系統(tǒng)總線? ISA（Industrial Standard Architecture）最早制定的總線技術(shù)，頻率5~

17、8MHZ ，帶寬5-8MB/s .(８位／１６位兼容的AT總線稱為ISA)? EISA(Extended Industry Standard Architecture)總線。 在ISA總線的基礎(chǔ)上，為32位微機(jī)開(kāi)發(fā),由VESA于1992年5月推出。具有１３２MB/S的數(shù)據(jù)傳輸率。采用了開(kāi)放性結(jié)構(gòu)、協(xié)議簡(jiǎn)單、傳輸率高、價(jià)格低廉、能支持多種硬 器件。但規(guī)范性、兼容性和擴(kuò)展性均較差，結(jié)構(gòu)偏簡(jiǎn)單，無(wú)緩沖器，只能支持３個(gè)外設(shè)插接板，

18、而且有時(shí)還隨所用的CPU和其工作頻率而變。并且只是對(duì)CPU總線的直接擴(kuò)充，其規(guī)范只發(fā)揮了Intel 486CPU的功能，對(duì)于Pentium并沒(méi)有充分支持。,? VESA 總線,該總線可分為PCI1.0和PCI 2.0。PCI 1.0為32位總線，時(shí)鐘頻率33MHz，總線最大傳輸率為32×33／8＝132MB/S，而PCI 2.0為64位總線，時(shí)鐘頻率66MHz，最大傳輸率264MB/S,目前最新版本為PCI 2.1。

19、對(duì)于Pentium有充分支持。?AGP(Accelerated Graphics Port )AGP總線的平均頻率是66MHz，最大傳輸速率是533Mbps，這是PCI總線方式傳輸速度的4倍,? PCI(Peripheral Component Interconnect),InfiniBand是PCI總線的替代品，采用了與PCI完全不同的架構(gòu)，具有極高帶寬和靈活的擴(kuò)展能力，理論帶寬分別可以達(dá)到500MB/s、2GB/s和創(chuàng)記錄

20、的6GB/s，同時(shí)，可以讓?xiě)?yīng)用程序在無(wú)需CPU協(xié)助直接訪問(wèn)外圍設(shè)備，它還解決了PCI總線中設(shè)備的距離問(wèn)題，外部設(shè)備可以放到距離服務(wù)器很遠(yuǎn)的地方工作（如果使用的是光纜，最遠(yuǎn)距離可以達(dá)到0.3-10千米），服務(wù)器的體積也因此縮小了許多。還支持熱交換。 是存儲(chǔ)網(wǎng)絡(luò)和集群最好的連接技術(shù),?InfiniBand總線技術(shù),,,?存儲(chǔ)總線,,有三種網(wǎng)絡(luò)技術(shù)可能為存儲(chǔ)網(wǎng)絡(luò)提供普通的連接層體系結(jié)構(gòu)，分別是光纖通道、以太網(wǎng)尤其是千兆以

21、太網(wǎng)、InfiniBaud。a)光纖通道的存儲(chǔ)優(yōu)勢(shì)·優(yōu)點(diǎn)： 高速、低延遲，具有高級(jí)流量控制(千兆具有，百兆沒(méi)有)，可以適應(yīng)存儲(chǔ)I/O等突發(fā)流量。·缺點(diǎn)： 難于實(shí)現(xiàn)和管理· 應(yīng)用：最初是作為通用連接技術(shù)出現(xiàn)，現(xiàn)在已經(jīng)成為事實(shí)上的SAN的標(biāo)準(zhǔn)。,? 三種連接層技術(shù)比較與分析,c)InfiniBaud 是一種用于代替PCI主機(jī)I/O總線的串行總線。由Intel公司組織開(kāi)發(fā)，并受到Compa

22、q、HP、SUN、IBM等公司的支持，作為期望在PC和UNIX平臺(tái)使用的主要系統(tǒng)組件。,·優(yōu)點(diǎn)：技術(shù)成熟、管理方便，具有高帶寬和流量控制功能。·缺點(diǎn)：不能適應(yīng)大容量事務(wù)處理對(duì)網(wǎng)絡(luò)延遲低的要求 ·應(yīng)用：能很好地支持NAS，已用于iSCSI-SAN。,b)以太網(wǎng)/千兆以太網(wǎng),橋是不同速率總線之間的連接器件，起信號(hào)速度緩沖、電平轉(zhuǎn)換、控制協(xié)議轉(zhuǎn)換等作用。,,?總線中橋的概念,?計(jì)算機(jī)中的南橋：,負(fù)責(zé)ID

23、E、ISA、USB、串并口及電源管理系統(tǒng)之間的聯(lián)系和協(xié)調(diào)?計(jì)算機(jī)中北橋： 支持和管理CPU、AGP、PCI和內(nèi)存等設(shè)備。?南、北橋在主板上的位置： 北橋一般比較靠近CPU，而南橋則一般在PCI擴(kuò)展槽附近。,?橋技術(shù)的發(fā)展：,,a.北橋 ?圖形存儲(chǔ)控制中心GMCH (Gra

24、phics and Memory Controller Hub)b.南橋? 輸入/輸出控制中心ICH(I/O Controller Hub)c. 南橋的新發(fā)展： ICH5支持S-ATA 2005年和2006年，將相繼推出ICH7和ICH8，整合寬帶網(wǎng)絡(luò)接口，PCI Express(下一代跨平臺(tái)互連標(biāo)準(zhǔn)，有望取代AGP技術(shù))界面，支持USB 3.0及無(wú)線USB傳輸界面，數(shù)據(jù)傳輸率分別為500M/s和200M/s