單向雙端口sram的測(cè)試算法

1、單向雙端口單向雙端口SRAMSRAM的測(cè)試算法的測(cè)試算法技術(shù)分類：測(cè)試與測(cè)量|20071018來源：固體電子學(xué)研究與進(jìn)展|劉偉周玉梅葉青引言單向雙端口SRAM是一種專用的存儲(chǔ)器，它具有獨(dú)立的寫地址總線和讀地址總線，不僅可以實(shí)現(xiàn)單端口的讀寫，還可以對(duì)不同地址的存儲(chǔ)單元進(jìn)行同時(shí)讀寫操作，提高了SRAM的性能。本文分析了單向雙端口SRAM的失效模式，并描述了相應(yīng)的基于字的檢測(cè)算法。存儲(chǔ)器模型存儲(chǔ)器模型圖1表示了33的單向雙端口SRAM模塊的結(jié)

2、構(gòu)示意圖，輸入為讀地址總線、寫地址總線和輸入數(shù)據(jù)總線，輸出為輸出數(shù)據(jù)總線。每一個(gè)存儲(chǔ)單元都有四個(gè)端口，分別是數(shù)據(jù)寫入(BW)，數(shù)據(jù)讀出(BR)，寫地址端口(WA)和讀地址端口(RA)。在這種結(jié)構(gòu)中，同一列單元的數(shù)據(jù)寫入端和讀出端連到總線上，輸出采用了線與的方式。對(duì)于字長(zhǎng)大于1的存儲(chǔ)器來說，讀地址和寫地址一次選中一行，一行中所有的存儲(chǔ)單元多個(gè)耦合失效，或耦合失效和地址譯碼失效復(fù)合在一起。復(fù)合失效可以相互掩蓋而可能通過檢測(cè)，必須合理地選擇測(cè)

3、試算法，以小的測(cè)試復(fù)雜度，達(dá)到大的失效覆蓋率單向雙端口單向雙端口SRAMSRAM的檢測(cè)算法的檢測(cè)算法目前對(duì)存儲(chǔ)器的檢測(cè)算法主要基于功能級(jí)的失效模型，測(cè)試算法必須滿足失效發(fā)生的條件，通過寫入或讀出測(cè)試向量激活失效，并通過讀操作檢測(cè)出來。當(dāng)讀出值與預(yù)期值不同時(shí)，可以判定存儲(chǔ)器失效。隊(duì)列測(cè)試方法具有測(cè)試時(shí)間短、結(jié)構(gòu)簡(jiǎn)單、易于用自檢測(cè)電路實(shí)現(xiàn)而被普遍采用。它包含了一組測(cè)試元素，時(shí)間復(fù)雜度為O(n)，n表示存儲(chǔ)單元的容量。以MATS法為例，表示方

4、法為(Write0)m1；(read0，Write1)m2；(read1，Write0)m3，包括了3組測(cè)試元素M1、M2、M3，其中T(read1，Write0)表示以地址遞減的順序?qū)γ恳粋€(gè)單元進(jìn)行讀1和寫0操作，總的時(shí)間復(fù)雜度為5n。由于讀寫操作都是基于字的，因此采用基于字的檢測(cè)方法，把失效檢測(cè)劃分成三部分，字間失效檢測(cè)、字內(nèi)失效檢測(cè)和同時(shí)讀寫失效檢測(cè)。下面以3位字長(zhǎng)的單向雙端口存儲(chǔ)器為例來說明測(cè)試算法。字間失效檢測(cè)字間失效檢測(cè)字間