pcb設(shè)計(jì)技巧百問

1、PCB設(shè)計(jì)技巧百問設(shè)計(jì)技巧百問全球最大文檔庫!–豆丁1、如何選擇PCB板材？選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的FR4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectricloss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectricconstant)

2、和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何避免高頻干擾？避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號(hào)和模擬信號(hào)之間的距離，或加groundguardshunttraces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題？信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(outputimpedance)

3、，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。4、差分布線方式是如何實(shí)現(xiàn)的？差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(sidebyside)，一為兩條線走在上下相鄰兩層(over或ferritebead不能造成信號(hào)的一些電

4、氣特性不符合規(guī)范。所以最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferritebead的方式以降低對(duì)信號(hào)的傷害。9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式能否控制差分對(duì)的

5、走線間距等。這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。另外手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如走線的推擠能力過孔的推擠能力甚至走線對(duì)敷銅的推擠能力等等。所以選擇一個(gè)繞線引擎能力強(qiáng)的布線器才是解決之道。10、關(guān)于testcoupon。testcoupon是用來以TDR(TimeDomainReflectometer)測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。一般要控制的阻抗有單根線和差分對(duì)兩種情況。所

6、以，testcoupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。最重要的是測(cè)量時(shí)接地點(diǎn)的位置。為了減少接地引線(groundlead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probetip)，所以，testcoupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。詳情參考如下鏈接1.:developer.designchipsetsapplnotspcd_pres399.pdf2.in