eda技術(shù)使用教程課后答案

1、第二章第二章21敘述EDA的FPGACPLD設(shè)計流程。P13~16答：1.設(shè)計輸入(原理圖HDL文本編輯)；2.綜合；3.適配；4.時序仿真與功能仿真；5.編程下載；6.硬件測試。22IP是什么IP與EDA技術(shù)的關(guān)系是什么P24~26IP是什么答：IP是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊，用于ASIC或FPGACPLD中的預(yù)先設(shè)計好的電路功能模塊。IP與EDA技術(shù)的關(guān)系是什么答：IP在EDA技術(shù)開發(fā)中具有十分重要的地位；與EDA技術(shù)的關(guān)系分有軟I

2、P、固IP、硬IP：軟IP是用VHDL等硬件描述語言描述的功能塊，并不涉及用什么具體電路元件實現(xiàn)這些功能；軟IP通常是以硬件描述語言HDL源文件的形式出現(xiàn)。固IP是完成了綜合的功能塊，具有較大的設(shè)計深度，以網(wǎng)表文件的形式提交客戶使用。硬IP提供設(shè)計的最終階段產(chǎn)品：掩模。23敘述ASIC的設(shè)計方法。P18~19答：ASIC設(shè)計方法按版圖結(jié)構(gòu)及制造方法分有半定制(Semicustom)和全定制(Fullcustom)兩種實現(xiàn)方法。全定制方法

3、是一種基于晶體管級的，手工設(shè)計版圖的制造方法。半定制法是一種約束性設(shè)計方式，約束的目的是簡化設(shè)計，縮短設(shè)計周期，降低設(shè)計成本，提高設(shè)計正確率。半定制法按邏輯實現(xiàn)的方式不同，可再分為門陣列法、標(biāo)準(zhǔn)單元法和可編程邏輯器件法。24FPGACPLD在ASIC設(shè)計中有什么用途P1618答：FPGACPLD在ASIC設(shè)計中，屬于可編程ASIC的邏輯器件；使設(shè)計效率大為提高，上市的時間大為縮短。25簡述在基于FPGACPLD的EDA設(shè)計流程中所涉及的

4、EDA工具，及其在整個流程中的作用。P19~23答：基于FPGACPLD的EDA設(shè)計流程中所涉及的EDA工具有：設(shè)計輸入編輯器設(shè)計輸入編輯器（作用：（作用：接受不同的設(shè)計輸入表達(dá)方式，如原理圖輸入方式、狀態(tài)圖輸入方式、波形輸入方式以及HDL的文本輸入方式。）；HDLHDL綜合器綜合器（作（作用：用：HDL綜合器根據(jù)工藝庫和約束條件信息，將設(shè)計輸入編輯器提供的信息轉(zhuǎn)化為目標(biāo)器件硬件結(jié)構(gòu)細(xì)節(jié)的信息，并在數(shù)字電路設(shè)計技術(shù)、化簡優(yōu)化算法以及計算

5、機(jī)軟件等復(fù)雜結(jié)體進(jìn)行優(yōu)化處理）；仿真器仿真器（作用：（作用：行為模型的表達(dá)、電子系統(tǒng)的建模、邏輯電路的驗證及門級系統(tǒng)的測試）；適配器適配器（作用：（作用：完成目標(biāo)系統(tǒng)在器件上的布局和布線）；下載器下載器（作用：（作用：把設(shè)計結(jié)果信息下載到對應(yīng)的實際器件，實現(xiàn)硬件設(shè)計）。第三章第三章31OLMC（輸出邏輯宏單元）有何功能說明GAL是怎樣實現(xiàn)可編程組合電路與時序電路的。P34~36OLMC有何功能答：OLMC單元設(shè)有多種組態(tài)，可配置成專用組

6、合輸出、專用輸入、組合輸出雙向口、寄存器輸出、寄存器輸出雙向口等。說明GAL是怎樣實現(xiàn)可編程組合電路與時序電路的答：GAL（通用陣列邏輯器件）是通過對其中的OLMC（輸出邏輯宏單元）的編程和三種模式配置（寄存器模式、復(fù)合模式、簡單模式），實現(xiàn)組合電路與時序電路設(shè)計的。32什么是基于乘積項的可編程邏輯結(jié)構(gòu)P33~34，40答：GAL、CPLD之類都是基于乘積項的可編程結(jié)構(gòu)；即包含有可編程與陣列和固定的或陣列的PAL（可編程陣列邏輯）器件構(gòu)

7、成。33什么是基于查找表的可編程邏輯結(jié)構(gòu)P40~41答：FPGA（現(xiàn)場可編程門陣列）是基于查找表的可編程邏輯結(jié)構(gòu)。34FPGA系列器件中的LAB有何作用P43~45答：FPGA（CycloneCycloneII）系列器件主要由邏輯陣列塊LAB、嵌入式存儲器塊（EAB）、IO單元、嵌入式硬件乘法器和PLL等模塊構(gòu)成；其中LAB（邏輯陣列塊）由一系列相鄰的LE（邏輯單元）構(gòu)成的；FPGA可編程資源主要來自邏輯陣列塊LAB。35與傳統(tǒng)的測試技

8、術(shù)相比，邊界掃描技術(shù)有何優(yōu)點P47~50答：使用BST（邊界掃描測試）規(guī)范測試，不必使用物理探針，可在器件正常工作時在系統(tǒng)捕獲測量的功能數(shù)據(jù)?？朔鹘y(tǒng)的外探針測試法和“針床”夾具測試法來無法對IC內(nèi)部節(jié)點無法測試的難題。PROCESS(s)BEGINIF(S=“00“)THENyyyyyNULLENDCASEENDPROCESSENDART43.圖331所示的是雙2選1多路選擇器構(gòu)成的電路MUXK，對于其中MUX21A，當(dāng)s=0和1時，

9、分別有y=a和y=b。試在一個結(jié)構(gòu)體中用兩個進(jìn)程來表達(dá)此電路，每個進(jìn)程中用CASE語句描述一個2選1多路選擇器MUX21A。43.答案LIBRARYIEEEUSEIEEE.STD_LOGIC_1164.ALLENTITYMUX221ISPT(a1a2a3:INSTD_LOGIC_VECT(1DOWNTO0)輸入信號s0s1:INSTD_LOGICouty:OUTSTD_LOGIC)輸出端ENDENTITYARCHITECTUREONEO