倍頻延遲鎖定環(huán)的研究與設計.pdf

1、鎖相技術在無線收發(fā)器、傳輸接口、微處理器等領域，有著廣泛的應用。包括鎖相環(huán)(Phase-Locked Loop)、串行/解串器(SerDes)、時鐘與數(shù)據(jù)恢復(Clock and Data Recovery)電路在內(nèi)的一系列電路的設計一直是國內(nèi)外各高校、研究機構以及企業(yè)研究的熱點。近年來，隨著物聯(lián)網(wǎng)技術以及半導體技術的快速發(fā)展，各種微處理器的運算能力越來越強，數(shù)字設備之間的數(shù)據(jù)交換速度越來越快，如何在提高速度的同時保障數(shù)據(jù)傳輸?shù)目煽啃裕?/p>

2、是一個值得研究的問題。在許多應用中，高速串行接口已經(jīng)逐漸取代了傳統(tǒng)的并行接口。在高速串行通信接口中常常使用鎖相環(huán)來產(chǎn)生高頻率的時鐘信號，但鎖相環(huán)本身的抖動積累問題增加了輸出時鐘上的抖動，限制了數(shù)據(jù)傳輸?shù)乃俣?。延遲鎖定環(huán)(Delay-Locked Loop)具有比鎖相環(huán)更好的抖動性能，因此在一些對時鐘抖動性能要求更高的應用中，延遲鎖定環(huán)通常是一個更好的選擇，但因其無法像鎖相環(huán)那樣靈活地實現(xiàn)頻率倍增的功能，它的應用受到了一定的限制。

3、　　本文在對鎖相環(huán)、延遲鎖定環(huán)這兩種常見鎖相電路進行分析與比較的基礎上，介紹了一種將二者優(yōu)勢相結合的新型鎖相技術——倍頻延遲鎖定環(huán)(Multiplying Delay-Locked Loop)，它克服了傳統(tǒng)鎖相環(huán)電路存在抖動積累的問題，同時保留了其能夠靈活實現(xiàn)倍頻的特性。隨后，本文對一種倍頻延遲鎖定環(huán)電路的工作原理和結構進行了詳細地分析，給出了0.18μm標準CMOS工藝下整體電路從原理圖到版圖的設計，所設計的倍頻延遲鎖定環(huán)的倍頻比為7