倍頻延遲鎖定環(huán)的研究與設(shè)計(jì).pdf

1、鎖相技術(shù)在無(wú)線收發(fā)器、傳輸接口、微處理器等領(lǐng)域，有著廣泛的應(yīng)用。包括鎖相環(huán)(Phase-Locked Loop)、串行/解串器(SerDes)、時(shí)鐘與數(shù)據(jù)恢復(fù)(Clock and Data Recovery)電路在內(nèi)的一系列電路的設(shè)計(jì)一直是國(guó)內(nèi)外各高校、研究機(jī)構(gòu)以及企業(yè)研究的熱點(diǎn)。近年來(lái)，隨著物聯(lián)網(wǎng)技術(shù)以及半導(dǎo)體技術(shù)的快速發(fā)展，各種微處理器的運(yùn)算能力越來(lái)越強(qiáng)，數(shù)字設(shè)備之間的數(shù)據(jù)交換速度越來(lái)越快，如何在提高速度的同時(shí)保障數(shù)據(jù)傳輸?shù)目煽啃裕?/p>

2、是一個(gè)值得研究的問(wèn)題。在許多應(yīng)用中，高速串行接口已經(jīng)逐漸取代了傳統(tǒng)的并行接口。在高速串行通信接口中常常使用鎖相環(huán)來(lái)產(chǎn)生高頻率的時(shí)鐘信號(hào)，但鎖相環(huán)本身的抖動(dòng)積累問(wèn)題增加了輸出時(shí)鐘上的抖動(dòng)，限制了數(shù)據(jù)傳輸?shù)乃俣?。延遲鎖定環(huán)(Delay-Locked Loop)具有比鎖相環(huán)更好的抖動(dòng)性能，因此在一些對(duì)時(shí)鐘抖動(dòng)性能要求更高的應(yīng)用中，延遲鎖定環(huán)通常是一個(gè)更好的選擇，但因其無(wú)法像鎖相環(huán)那樣靈活地實(shí)現(xiàn)頻率倍增的功能，它的應(yīng)用受到了一定的限制。

3、　　本文在對(duì)鎖相環(huán)、延遲鎖定環(huán)這兩種常見(jiàn)鎖相電路進(jìn)行分析與比較的基礎(chǔ)上，介紹了一種將二者優(yōu)勢(shì)相結(jié)合的新型鎖相技術(shù)——倍頻延遲鎖定環(huán)(Multiplying Delay-Locked Loop)，它克服了傳統(tǒng)鎖相環(huán)電路存在抖動(dòng)積累的問(wèn)題，同時(shí)保留了其能夠靈活實(shí)現(xiàn)倍頻的特性。隨后，本文對(duì)一種倍頻延遲鎖定環(huán)電路的工作原理和結(jié)構(gòu)進(jìn)行了詳細(xì)地分析，給出了0.18μm標(biāo)準(zhǔn)CMOS工藝下整體電路從原理圖到版圖的設(shè)計(jì)，所設(shè)計(jì)的倍頻延遲鎖定環(huán)的倍頻比為7