協(xié)同緩解電路NBTI效應(yīng)與泄漏功耗技術(shù)研究.pdf

1、隨著集成電路的工藝水平進(jìn)入到納米層級(jí)時(shí)，器件的諸多負(fù)面效應(yīng)逐漸突顯出來(lái)，其中負(fù)偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability,NBTI)效應(yīng)成為影響集成電路可靠性與使用壽命的重要因素之一。長(zhǎng)期的NBTI效應(yīng)會(huì)造成電路的時(shí)延增加，速度降低，并最終導(dǎo)致電路的功能失效。針對(duì)NBTI效應(yīng)的分析與研究已成為集成電路抗老化設(shè)計(jì)的重要課題之一。同時(shí)，電壓的非等比縮小帶來(lái)較大的泄漏功耗(Leakage Po

2、wer)，嚴(yán)重影響到器件的使用壽命，研究如何降低電路的泄漏功耗也是低功耗設(shè)計(jì)領(lǐng)域的重要內(nèi)容之一。
　　現(xiàn)有方案通過(guò)輸入向量控制(IVC)結(jié)合門替換(GR)技術(shù)緩解負(fù)偏置溫度不穩(wěn)定性(NBTI)引起的電路老化，卻存在GR應(yīng)用可能破壞IVC抗老化效果的問(wèn)題，本文提出了一種輸入向量控制與傳輸門(TG)插入相結(jié)合的方案來(lái)緩解電路的NBTI效應(yīng)，對(duì)于切分的子電路動(dòng)態(tài)回溯尋找其最優(yōu)輸入向量，在不破壞IVC優(yōu)化效果的情況下，通過(guò)插入傳輸門來(lái)消除

3、合并子電路時(shí)產(chǎn)生的邏輯沖突，最終得到復(fù)原后的目標(biāo)電路的最優(yōu)輸入控制向量。實(shí)驗(yàn)結(jié)果表明:本文的IVC與傳輸門結(jié)合方案對(duì)于電路的時(shí)延退化改善率為57.74％，面積開銷為1.69％，與IVC與GR方案相比，時(shí)延退化改善率提高0.67倍，面積開銷降低0.42倍，體現(xiàn)了本文方案能夠更好的緩解電路的NBTI老化效應(yīng)。
　　本文的IVC與傳輸門插入方案僅考慮到對(duì)于NBTI效應(yīng)的緩解，卻未能減少電路的靜態(tài)泄漏功耗，為了滿足集成電路設(shè)計(jì)的低功耗要求

4、，本文給出了協(xié)同緩解電路NBTI與降低泄漏功耗方案，在IVC與傳輸門插入方案基礎(chǔ)上加以操作;當(dāng)尋找子電路最優(yōu)輸入向量時(shí)，在非關(guān)鍵路徑上降低電路的泄漏功耗，同時(shí)在關(guān)鍵路徑上，基于緩解電路NBTI效應(yīng)的基礎(chǔ)上進(jìn)一步減少泄漏功耗，最終通過(guò)合并子電路得到最優(yōu)輸入向量來(lái)協(xié)同緩解電路的NBTI效應(yīng)與降低泄漏功耗。相比較IVC與GR的協(xié)同優(yōu)化方案，本文方案在電路泄漏功耗幾乎相同的前提下，時(shí)延退化改善率提高了0.51倍，更加有利于NBTI效應(yīng)的緩解與泄