考慮NBTI效應(yīng)的集成電路可靠性研究.pdf

1、伴隨著半導(dǎo)體制造工藝技術(shù)的不斷發(fā)展，納米級(jí)工藝尺寸持續(xù)縮小，CMOS集成電路的可靠性問題已經(jīng)成為整個(gè)工藝設(shè)計(jì)最大的一項(xiàng)挑戰(zhàn)。尤其在65nm及以下CMOS工藝，負(fù)偏置溫度不穩(wěn)定性效應(yīng)已經(jīng)成為影響CMOS器件可靠性的關(guān)鍵因素。因此，探究NBTI效應(yīng)對(duì)集成電路的老化影響，以及緩解NBTI效應(yīng)引起的電路老化問題，目前已經(jīng)成為國內(nèi)外可靠性研究的熱點(diǎn)問題。
　　本論文的研究基于NBTI效應(yīng)的老化預(yù)測(cè)和防護(hù)技術(shù)，旨在緩解NBTI效應(yīng)的老化影響。

2、目前，關(guān)于集成電路老化的在線預(yù)測(cè)技術(shù)通常是往組合邏輯中嵌入老化傳感器，使用傳感器對(duì)集成電路的老化進(jìn)行預(yù)測(cè)。但是，它只能檢測(cè)老化過程中已經(jīng)或者即將產(chǎn)生的錯(cuò)誤，無法對(duì)電路老化程度進(jìn)行準(zhǔn)確評(píng)估。而集成電路的老化防護(hù)技術(shù)通常是基于NBTI效應(yīng)的部分恢復(fù)特性，在待機(jī)模式下對(duì)電路內(nèi)部節(jié)點(diǎn)進(jìn)行控制從而達(dá)到緩解老化的目的，比如輸入向量控制技術(shù)、門替換技術(shù)和傳輸門技術(shù)等，但它們也會(huì)額外給電路帶來一定程度的硬件開銷。
　　針對(duì)NBTI效應(yīng)的硅前老化預(yù)

3、測(cè)技術(shù)，本文提出了一種基于門優(yōu)先的抗老化關(guān)鍵門定位方法。該方法目的在于準(zhǔn)確定位原始電路中對(duì)電路老化影響最嚴(yán)重的關(guān)鍵門，從而指導(dǎo)設(shè)計(jì)者在設(shè)計(jì)階段著重對(duì)關(guān)鍵門進(jìn)行抗老化設(shè)計(jì)，保證最終電路經(jīng)歷一定時(shí)間NBTI效應(yīng)后仍滿足電路時(shí)序要求。它基于NBTI的靜態(tài)時(shí)序分析和考慮RAS的NBTI老化模型，以電路中老化嚴(yán)重的路徑集合內(nèi)的邏輯門為優(yōu)先，同時(shí)考慮了門與路徑間的相關(guān)性，以共同定位老化敏感的關(guān)鍵門。在CMOS45nm工藝下，對(duì)ISCAS基準(zhǔn)電路的實(shí)