基于FPGA和W5500的串口數(shù)據(jù)切換系統(tǒng)研究與設計.pdf

1、隨著以太網(wǎng)通信技術的不斷發(fā)展，人們對網(wǎng)絡通信的速度及安全傳輸要求越來越高，以太網(wǎng)通信技術應用越來越廣泛。但由于以太網(wǎng)協(xié)議的復雜性，實際應用中系統(tǒng)處理無法更好地滿足實時性的需求。FPGA等可編程邏輯器件的快速發(fā)展使得以太網(wǎng)傳輸實時性更高，隨著硬件以太網(wǎng)協(xié)議棧技術水平越來越高，如今基于FPGA的以太網(wǎng)協(xié)議處理變?yōu)橐粋€研究熱點。
　　本文在FPGA平臺上，用Candence軟件及Verilog HDL語言設計并實現(xiàn)了一個高效的基于FPG

2、A和W5500通過以太網(wǎng)服務器控制的串口數(shù)據(jù)切換系統(tǒng)，運用FPGA對串口協(xié)議轉換電路中的TCP/IP協(xié)議棧進行初始化并進行相應的通道切換，提高系統(tǒng)的可復用性，為更深層次的研究提供更加便利的平臺。
　　硬件部分主要包括電平轉換電路、通道切換電路、以太網(wǎng)協(xié)議轉換電路、網(wǎng)口傳輸電路以及系統(tǒng)供電電路五個部分，為協(xié)議轉換提供一種可添加、可用多種電平轉換的思路，只要符合該電平傳輸就能方便地加入到協(xié)議轉換電路中進行運行和調試。協(xié)議轉換電路負責主

3、要的算法實現(xiàn)，通過硬件形式實現(xiàn)整個設計。全硬件的TCP/IP協(xié)議棧協(xié)議傳輸，可使傳輸效率最大化，實現(xiàn)數(shù)據(jù)透明傳輸。
　　軟件部分主要包括TCP/IP協(xié)議棧初始化及鏈路切換兩個部分。實現(xiàn)服務器與FPGA控制下的TCP/IP協(xié)議棧之間的以太網(wǎng)通信設計，如TCP/IP、UDP算法設計、嵌入式以太網(wǎng)芯片初始化及串口通路切換程序實現(xiàn)等。
　　整個設計在Candence和QuartusⅡ13.0以及ISE14.7的軟件環(huán)境下開發(fā)，在自主