納米級(jí)下SRAM時(shí)序控制電路的魯棒性研究.pdf

1、隨著移動(dòng)通信技術(shù)，3D技術(shù)，GPS導(dǎo)航技術(shù)，高速無線網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，推動(dòng)了現(xiàn)代集成電路設(shè)計(jì)追求更高的工藝水平。片上系統(tǒng)中嵌入式的Memory等存儲(chǔ)器已成為芯片設(shè)計(jì)的重要組成部分，預(yù)計(jì)到2017年片上Memory面積的百分比將達(dá)到90％以上。片上存儲(chǔ)器面積的增加、工藝偏差的增加以及電源電壓降低都使得片上存儲(chǔ)器的設(shè)計(jì)面臨巨大的挑戰(zhàn)。
　　靜態(tài)隨機(jī)存儲(chǔ)器(簡稱:SRAM)因其高速、低功耗的特性被廣泛應(yīng)用于手機(jī)，個(gè)人電腦等電子產(chǎn)品，因

2、此，SRAM的性能將直接影響到SOC芯片的性能。晶體管閾值電壓(Vth)的工藝偏差將對(duì)SRAM的穩(wěn)定性和訪問時(shí)間造成很大的影響。針對(duì)這一問題，本文深入研究了工藝、電壓、溫度(簡稱:PVT)對(duì)于SRAM穩(wěn)定性的影響并提出了兩種更加有效的改進(jìn)技術(shù)，主要內(nèi)容如下:
　　首先介紹了SRAM主要的幾大結(jié)構(gòu)，包括存儲(chǔ)陣列、靈敏放大器、譯碼器、讀寫控制電路等結(jié)構(gòu)，并重點(diǎn)介紹了存儲(chǔ)陣列結(jié)構(gòu)以及靈敏放大器的工作原理，然后分析了SRAM讀操作的原理。

3、接著介紹了兩種時(shí)序控制技術(shù)（反相器鏈延時(shí)技術(shù)和傳統(tǒng)復(fù)制位線技術(shù)），并對(duì)這兩種技術(shù)進(jìn)行了對(duì)比，得出了復(fù)制位線技術(shù)更有優(yōu)勢(shì)的結(jié)論。
　　接著介紹了近年來國內(nèi)外的研究人員對(duì)SRAM時(shí)序控制電路進(jìn)行的一些改進(jìn)設(shè)計(jì)，重點(diǎn)介紹分析了其中的3種設(shè)計(jì)方案，分別是:數(shù)字復(fù)制位線技術(shù)、多級(jí)雙復(fù)制位線技術(shù)以及雙列交錯(cuò)復(fù)制位線技術(shù)，對(duì)它們的結(jié)構(gòu)和原理進(jìn)行了深入分析，并做了一定的理論推導(dǎo)，并通過蒙特卡羅仿真與傳統(tǒng)復(fù)制位線技術(shù)進(jìn)行了對(duì)比。
　　最后，本