隧穿晶體管新結(jié)構(gòu)設(shè)計(jì)與仿真.pdf

1、隨著半導(dǎo)體CMOS集成電路技術(shù)的進(jìn)步，要求晶體管的特征尺寸不斷縮小。然而隨著晶體管特征尺寸的不斷縮小，為了使器件滿足較小功耗的要求必然會(huì)要求亞閾值擺幅繼續(xù)降低，但是由于在室溫下MOSFET的亞閾值擺幅的理論極限值是60mV/decade所以MOSFET器件的亞閾值擺幅將受到這一極限值的限制。近年來，一些具有超陡峭亞閾值斜率的新型器件由于可以替代MOSFET被應(yīng)用低功耗領(lǐng)域，所以成為了當(dāng)前研究熱點(diǎn)。在這些備選器件中，隧穿晶體管具有卓越的開

2、關(guān)特性，以及制造工藝與MOSFET兼容所以其成為最有前景的低功耗器件。目前，隧穿晶體管面臨的最主要的挑戰(zhàn)之一就是驅(qū)動(dòng)電流較小，以致于嚴(yán)重限制了它在電路方面的廣泛應(yīng)用。并且對(duì)于隧穿晶體管來說要想作為理想的開關(guān)器件被應(yīng)用在未來低功耗領(lǐng)域，其特征尺寸的縮小到相應(yīng)的技術(shù)節(jié)點(diǎn)時(shí)必須滿足硅基CMOS技術(shù)對(duì)在該技術(shù)節(jié)點(diǎn)性能要求。但是，隨著器件特征尺寸的不斷縮小而帶來的短溝道效應(yīng)會(huì)嚴(yán)重影響器件的開關(guān)特性。盡管使用一些技術(shù)方法可以增加?xùn)趴啬芰硪种贫虦系?/p>

3、效應(yīng)，但是由于存在源到漏的直接隧穿以及橫向電場(chǎng)的作用導(dǎo)致隧穿晶體管縮小到亞20納米依然是一個(gè)很大的挑戰(zhàn)。
　　因此本論文的研究工作主要集中于通過提出新的器件結(jié)構(gòu)來提高隧穿晶體管的驅(qū)動(dòng)電流。以及在較小特征尺寸下抑制器件的短溝道效應(yīng)，改善較小特征尺寸隧穿晶體管的開關(guān)特性。
　　首先提出并研究了一種新型結(jié)構(gòu)的非對(duì)稱雙柵隧穿晶體管——ADG-TFET。該器件將隧穿場(chǎng)效應(yīng)晶體管與無結(jié)場(chǎng)效應(yīng)晶體管相結(jié)合，從而使新的器件結(jié)構(gòu)既具有隧穿晶體

4、管較小的亞閾值擺幅和較低的關(guān)態(tài)電流的優(yōu)勢(shì)，同時(shí)具有無結(jié)器件較大開態(tài)電流的優(yōu)點(diǎn)，仿真結(jié)果表明該新結(jié)構(gòu)能夠得到較大的驅(qū)動(dòng)電流和較小的亞閾值擺幅。
　　然后研究了一種改良結(jié)構(gòu)凹槽單柵隧穿場(chǎng)體管——TSG-TFET。該器件采用超薄溝道可以增強(qiáng)柵極和溝道的耦合能力即增強(qiáng)了柵控能力從而提升器件的電學(xué)特性，采用凹槽結(jié)構(gòu)可以在不影響器件特征尺寸的情況下變相的增加器件溝道的物理長(zhǎng)度，從而增加了漏區(qū)隧穿結(jié)處的隧穿勢(shì)壘寬度以及減小了電場(chǎng)強(qiáng)度，這樣可以有

5、效降低關(guān)態(tài)泄漏電流。因此對(duì)于較短溝道TSG-TFET器件可以有效地抑制短溝道效應(yīng)。
　　最后設(shè)計(jì)并研究了一種肖特基結(jié)隧穿晶體管——ASD-TFET。該器件相對(duì)于傳統(tǒng)隧穿晶體管是將漏區(qū)硅半導(dǎo)體材料換成金屬或金屬硅化物，從而在漏區(qū)和溝道之間形成肖特基結(jié)。漏區(qū)肖特基結(jié)可以減緩溝道中能帶的彎曲以及減小漏區(qū)肖特基結(jié)附近的電場(chǎng)，從而減小關(guān)態(tài)時(shí)由于載流子由源區(qū)到漏區(qū)直接隧穿而導(dǎo)致的關(guān)態(tài)泄漏電流。當(dāng)器件特征尺寸縮小亞10納米范圍內(nèi)，ASD-TFE