基于FPGA的通用FASH存儲(chǔ)器測(cè)試驗(yàn)證系統(tǒng).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩86頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、芯片的驗(yàn)證測(cè)試是芯片開(kāi)發(fā)流程中的重要環(huán)節(jié)，驗(yàn)證部分的經(jīng)費(fèi)在整個(gè)開(kāi)發(fā)中的比例也逐年增大。隨著集成電路近年來(lái)工藝的發(fā)展，使得存儲(chǔ)器在設(shè)計(jì)和制作過(guò)程中出現(xiàn)了越來(lái)越多的問(wèn)題，因此芯片驗(yàn)證越來(lái)越受到重視，關(guān)系到整個(gè)設(shè)計(jì)的可行性。本文針對(duì)Flash芯片的驗(yàn)證開(kāi)發(fā)了一款基于FPGA的通用測(cè)試平臺(tái)，主要內(nèi)容有:
　　1、討論了開(kāi)發(fā)本款Flash存儲(chǔ)器驗(yàn)證系統(tǒng)的可行性，分析了芯片驗(yàn)證的的國(guó)內(nèi)外發(fā)展現(xiàn)狀。
　　2、研究了Flash存儲(chǔ)器測(cè)試的基

2、本原理，包括芯片故障模型和芯片測(cè)試算法，并介紹了本文中待測(cè)的6MbNORFLASH存儲(chǔ)器芯片的結(jié)構(gòu)，明確了系統(tǒng)的驗(yàn)證目的。
　　3、詳細(xì)介紹了本文中設(shè)計(jì)的基于FPGA的通用Flash存儲(chǔ)驗(yàn)證系統(tǒng)的硬件電路設(shè)計(jì)，著重介紹了設(shè)計(jì)思路和注意事項(xiàng)。在Cadence和AltiumDesign10中完成了各個(gè)模塊的設(shè)計(jì)，主要包括FPGA外設(shè)電路設(shè)計(jì)、電源電路設(shè)計(jì)和上層接口板電路設(shè)計(jì)。
　　4、最后，用調(diào)試好的驗(yàn)證系統(tǒng)硬件電路在實(shí)驗(yàn)室對(duì)6

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論