基于低延時(shí)電平移位電路的半橋驅(qū)動芯片設(shè)計(jì).pdf

1、高壓半橋驅(qū)動芯片，由于其具有高可靠性、低成本、智能化等優(yōu)點(diǎn)，在白色家電、電動交通工具、中小功率工業(yè)設(shè)備等領(lǐng)域獲得了廣泛應(yīng)用。高壓電平移位技術(shù)作為高壓半橋驅(qū)動芯片的核心技術(shù)之一，其電路特性將直接影響到半橋驅(qū)動芯片的工作性能（傳輸延時(shí)、靜態(tài)功耗等）和噪聲抑制能力（dV/dt噪聲及VS負(fù)偏壓）。因此，對高壓電平移位電路的傳輸特性及可靠性進(jìn)行系統(tǒng)研究具有重要意義。
　　本文重點(diǎn)分析了半橋驅(qū)動芯片電平移位技術(shù)，對dV/dt噪聲、VS負(fù)偏壓的

2、產(chǎn)生機(jī)理及抑制技術(shù)進(jìn)行了分析，指出了縮短傳輸延時(shí)與提升芯片抗噪可靠性的矛盾，提出了一種有源負(fù)載的高壓電平移位技術(shù)，通過負(fù)載阻值的自適應(yīng)設(shè)計(jì)，既可以降低噪聲在負(fù)載上的電壓降，又可以有效地降低LDMOS漏端的傳輸電壓，進(jìn)而降低了負(fù)載噪聲、提高了高壓電平移位電路的VS負(fù)壓承受能力;其次，分析了高壓半橋驅(qū)動芯片的延時(shí)特性，指出高側(cè)通道中的高壓電平移位電路和噪聲濾波電路是傳輸延時(shí)的主要來源，采用了一種全差分遲滯比較結(jié)構(gòu)的噪聲濾波電路，不僅有效地降