千兆網(wǎng)絡(luò)協(xié)議處理器中快速查找匹配算法的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著計(jì)算機(jī)網(wǎng)絡(luò)架構(gòu)的不斷演進(jìn)和ipv6網(wǎng)絡(luò)的出現(xiàn)，以及網(wǎng)絡(luò)業(yè)務(wù)不斷增多和網(wǎng)絡(luò)安全問(wèn)題越來(lái)越被重視，對(duì)網(wǎng)絡(luò)匹配算法的要求越來(lái)越高。網(wǎng)絡(luò)匹配算法越來(lái)越多地應(yīng)用于交換機(jī)、安全網(wǎng)關(guān)、流量控制、防火墻以及路由器等網(wǎng)絡(luò)設(shè)備中，因此設(shè)計(jì)一種速度快、功耗小、價(jià)格低的匹配算法是至關(guān)重要的。綜合各方面因素考慮，本文選取了應(yīng)用最為普遍的哈希算法。
　　本文設(shè)計(jì)的哈希算法應(yīng)用于網(wǎng)絡(luò)處理器中的包分類、二層協(xié)議過(guò)濾和IP(Internet Protocol)

2、片包重組等，提高了網(wǎng)絡(luò)處理器的處理效率。論文先從處理器匹配算法研究的國(guó)內(nèi)外現(xiàn)狀、常用的哈希算法和降低沖突方法等方面展開(kāi)調(diào)研和分析，在此基礎(chǔ)上設(shè)計(jì)了適用于該網(wǎng)絡(luò)處理器的哈希算法，介紹了該哈希算法的處理流程，哈希模塊的設(shè)計(jì)結(jié)構(gòu)圖，以及各個(gè)子模塊的具體功能、結(jié)構(gòu)、接口信號(hào)和時(shí)序。本文以子模塊框圖、狀態(tài)轉(zhuǎn)換表以及處理流程圖等形式詳細(xì)闡述各個(gè)子模塊的硬件設(shè)計(jì);采用Verilog HDL(HardwareDescription Language)硬

3、件描述語(yǔ)言實(shí)現(xiàn)數(shù)字邏輯;搭建UVM(Universal Verification Methodology)驗(yàn)證平臺(tái)和采用覆蓋率驅(qū)動(dòng)的驗(yàn)證策略對(duì)整個(gè)哈希模塊進(jìn)行前端功能驗(yàn)證，確保RTL（Register Transfer Level）代碼符合詳細(xì)設(shè)計(jì)文檔的要求;使用Spyglass對(duì)RTL代碼進(jìn)行代碼風(fēng)格檢查，以及使用DC(Design Compiler)進(jìn)行邏輯綜合并保證沒(méi)有時(shí)序違例;最后進(jìn)行FPGA（Field Programmabl