基于流水線ADC采樣保持電路的設(shè)計(jì).pdf

1、近年來，隨著集成電路(IntegratedCircuit，IC)技術(shù)的迅速發(fā)展，模數(shù)轉(zhuǎn)換器(AnalogDistalConverter，ADC)朝著高速高精度的方向發(fā)展。采樣保持電路用于高速高精度流水線模數(shù)轉(zhuǎn)換器(PipelineAnalogtoDigitalConverter，PipelineADC)的最前端，采樣保持電路信號精度、建立速度都將在很大程度上對流水線模數(shù)轉(zhuǎn)換器的性能（如分辨率和轉(zhuǎn)換速率）產(chǎn)生影響，而分辨率和轉(zhuǎn)換速率同時(shí)也

2、是考量采樣保持電路性能的主要指標(biāo)，因此采樣保持電路的設(shè)計(jì)是PipelineADC系統(tǒng)設(shè)計(jì)的一個(gè)非常重要的環(huán)節(jié)。本文基于TSMC（臺積電）0.18μmCMOS工藝，研究和設(shè)計(jì)了適用于輸入信號范圍為1V，分辨率為10bit，轉(zhuǎn)換速率為50MHz流水線模數(shù)轉(zhuǎn)換器的采樣保持電路。
　　 論文首先介紹了國內(nèi)外采樣保持電路的研究情況，重點(diǎn)介紹了幾種常見模擬數(shù)字轉(zhuǎn)換器的類型，已經(jīng)國外幾家公司的幾個(gè)典型產(chǎn)品，然后介紹了采樣保持電路的工作原理、性

3、能指標(biāo)和誤差來源，接著分別針對采樣保持電路的各個(gè)關(guān)鍵模塊做了詳細(xì)的研究和分析。基于對采樣保持的深入研究和探討，最終所確定的采樣保持電路的設(shè)計(jì)方案如下:1、整體采樣保持電路的結(jié)構(gòu)采用的是全差分的電容翻轉(zhuǎn)式結(jié)構(gòu)，這主要是因?yàn)槿罘纸Y(jié)構(gòu)具有很多優(yōu)點(diǎn):可以很好地抑制來自襯底的共模噪聲，功耗比較低，并且電容翻轉(zhuǎn)型結(jié)構(gòu)的采樣保持電路沒有電容匹配的問題，所以就不會(huì)產(chǎn)生由于電容的不匹配而引起的增益誤差，降低了非線性誤差引入的失真，其缺點(diǎn)是版圖更復(fù)雜，且

4、需要共模反饋電路來穩(wěn)定輸出共模電平;2、采樣開關(guān)采用的是柵壓自舉開關(guān)，由于柵壓自舉開關(guān)的柵極電壓和源極電壓之差基本保持恒定，所以在一定程度上減小了采樣開關(guān)的導(dǎo)通電阻、MOS開關(guān)導(dǎo)通電阻的非線性、采樣保持電路的非線性失真;3、作為采樣保持電路核心的運(yùn)算放大器，我們采用的是全差分增益增強(qiáng)型折疊式共源共柵運(yùn)算放大器，這種結(jié)構(gòu)的運(yùn)放能夠很好地滿足采樣保持電路對速度和精度的要求。
　　 最后，我們使用TSMC0.18μmCMOS工藝庫，在