版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、模數(shù)轉(zhuǎn)換器是模擬信號轉(zhuǎn)換成數(shù)字信號的主要單元,而數(shù)字信號處理系統(tǒng)的廣泛應(yīng)用,使得模數(shù)轉(zhuǎn)換器越來越得到重視,對模數(shù)轉(zhuǎn)換器的要求也越來越高。而當模數(shù)轉(zhuǎn)換器的速度和精度提高時,受時鐘抖動影響的孔徑時間不確定性會越來越嚴重地引起采樣點偏移,導(dǎo)致采樣保持電路的信噪比降低,極大地限制了整個ADC的性能提高。
本文針對8Bit1.6GSPS時鐘交織折疊內(nèi)插式超高速ADC對時鐘系統(tǒng)鎖相環(huán)、比較器和誤碼校正等單元的性能分配和指標要求,從基本原理
2、、電路設(shè)計以及版圖設(shè)計等方面對低抖動的單頻點鎖相環(huán)、超高速比較器和誤碼校正技術(shù)進行了深入分析和研究。
主要研究了壓控振蕩器的鎖定時間與鎖相環(huán)系統(tǒng)參數(shù)之間的關(guān)系,通過鎖相環(huán)的線性模型s域分析,推導(dǎo)得出其開閉環(huán)傳輸函數(shù),進而確定鎖相環(huán)中各模塊的主要參數(shù);基于0.35μm CMOS數(shù)?;旌瞎に?,設(shè)計了鑒頻鑒相器、電荷泵、壓控振蕩器、分頻器、比較器和誤碼校正電路等單元電路;提出了一種抑制電荷共享的電荷泵電路結(jié)構(gòu),使電荷泵的充放電電流失
3、配度明顯降低;結(jié)合電流模單元和雙轉(zhuǎn)單電路,有效抑制了壓控振蕩器中電源噪聲和襯底噪聲的影響:鑒頻鑒相器中采用動態(tài)D觸發(fā)器和異常邏輯判斷/控制回路,消除了傳統(tǒng)鑒頻鑒相器的“死區(qū)”現(xiàn)象。
對完整的時鐘穩(wěn)定電路仿真結(jié)果顯示:在3.3V電源電壓,25℃,TT工藝角條件下,鎖相環(huán)系統(tǒng)的鎖定時間約為2.2μs,相位鎖定時控制電壓的紋波很小,穩(wěn)定在1.895V,VCO輸出頻率范圍為35MHz~1.3GHz,輸出需求頻率為400MHz。電源電壓
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 超高速Flash ADC集成電路設(shè)計.pdf
- 超高速ADC折疊內(nèi)插結(jié)構(gòu)與電路設(shè)計.pdf
- 超高速時鐘恢復(fù)電路設(shè)計.pdf
- DRFM用GaAs超高速ADC、DAC電路設(shè)計與實現(xiàn).pdf
- 超高速電路設(shè)計與電磁
- 超高速ADC電路的研究和設(shè)計.pdf
- 超高速單片時鐘恢復(fù)數(shù)據(jù)判決與1:4分接電路設(shè)計.pdf
- 用于超高速時間交織A-D轉(zhuǎn)換器的時鐘電路設(shè)計.pdf
- 超高速并行光接收機電路設(shè)計.pdf
- 超高速時鐘恢復(fù)電路的研究與芯片設(shè)計.pdf
- GSPS超高速ADC系統(tǒng)設(shè)計與仿真.pdf
- CMOS超高速時鐘恢復(fù)電路研究.pdf
- 超高速單片時鐘恢復(fù)電路.pdf
- 超高速ADC-DAC中高速CML串行接口電路的研究與設(shè)計.pdf
- 基于深亞微米CMOS工藝的超高速時鐘數(shù)據(jù)恢復(fù)集成電路設(shè)計.pdf
- 超高速全并行模數(shù)轉(zhuǎn)換集成電路設(shè)計.pdf
- 超高速CMOS鎖相環(huán)集成電路設(shè)計.pdf
- 高速低抖動CMOS時鐘穩(wěn)定電路設(shè)計研究.pdf
- 超高速0.18μmcmos復(fù)接器集成電路設(shè)計
- 超高速并行時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計.pdf
評論
0/150
提交評論