高速低抖動(dòng)CMOS時(shí)鐘穩(wěn)定電路設(shè)計(jì)研究.pdf_第1頁
已閱讀1頁,還剩89頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、在通信技術(shù)與半導(dǎo)體產(chǎn)業(yè)迅猛發(fā)展的今天,模數(shù)/數(shù)模轉(zhuǎn)換器的應(yīng)用越發(fā)廣泛,對其性能的要求越發(fā)苛刻,因此針對該領(lǐng)域的研究也越發(fā)深入。其中,采樣時(shí)鐘系統(tǒng)的性能嚴(yán)重影響著整體模數(shù)/數(shù)模轉(zhuǎn)換器的功能與性能指標(biāo),而業(yè)內(nèi)大多數(shù)為模數(shù)/數(shù)模轉(zhuǎn)換器提供穩(wěn)定時(shí)鐘信號(hào)的相關(guān)電路都是基于鎖相環(huán)與延遲鎖相環(huán)設(shè)計(jì)研制的。在這樣的背景下,本文首先對鎖相環(huán)與延遲鎖相環(huán)基本工作原理進(jìn)行分析比較,接著根據(jù)相位噪聲與時(shí)鐘抖動(dòng)的定義與成因分析了時(shí)鐘抖動(dòng)對整個(gè)模數(shù)轉(zhuǎn)換器系統(tǒng)的影響

2、。在這基礎(chǔ)上,本文提出了一種應(yīng)用于高速高精度流水線模數(shù)轉(zhuǎn)換器(PipelineA/D Converter)的低抖動(dòng)CMOS時(shí)鐘穩(wěn)定電路。
  本文首先根據(jù)電路應(yīng)用的頻率范圍,穩(wěn)定性需求以及功耗要求,決定采用延遲鎖相環(huán)原理進(jìn)行設(shè)計(jì)。其次,本文提出的時(shí)鐘穩(wěn)定電路不同于以往延遲鎖相環(huán)結(jié)構(gòu),主要是通過設(shè)計(jì)邊沿檢測電路對不斷調(diào)制中的反饋信號(hào)進(jìn)行邊沿檢測,輸出所需的時(shí)鐘邊沿,從而使輸出信號(hào)頻率跟隨輸入信號(hào),反饋回來的時(shí)鐘輸出方波信號(hào)作用于電荷

3、泵電流源與電流沉,進(jìn)而對環(huán)路濾波器中電容的充放電大小進(jìn)行控制,造成該電容上積累電荷的變化,形成對后級(jí)壓控延遲電路延遲時(shí)間的控制,對延遲時(shí)間的不斷調(diào)制會(huì)直接反映在輸出信號(hào)占空比的調(diào)整上,最終形成上述的反饋環(huán)路。
  通過與雙邊沿調(diào)制方式進(jìn)行比較,本文提出的單邊沿調(diào)制方式,能夠顯著降低由時(shí)鐘穩(wěn)定電路自身所引入的時(shí)鐘抖動(dòng),既節(jié)省了整體電路版圖的面積也降低了電路的復(fù)雜度,并針對影響時(shí)鐘穩(wěn)定電路多項(xiàng)關(guān)鍵性能的電荷泵環(huán)路進(jìn)行優(yōu)化設(shè)計(jì)。由于存在

4、于電荷泵環(huán)路中例如充放電電流的電流匹配等問題,對于輸出占空比大小精度以及時(shí)鐘抖動(dòng)性能有著重要的影響,本文設(shè)計(jì)使用結(jié)合式電荷泵結(jié)構(gòu)以及自偏置電流鏡達(dá)到有效降低電荷共享效應(yīng)影響的目的,并在一定程度上降低了電流失配?;贒觸發(fā)器結(jié)構(gòu)的啟動(dòng)電路可以實(shí)現(xiàn)對輸出占空比最大值的初始化,能夠有效地提高環(huán)路鎖定時(shí)間。抖動(dòng)退化放大器的設(shè)計(jì)也在一定程度上改善了時(shí)鐘抖動(dòng)性能。通過對壓控延遲單元的合理設(shè)計(jì),使整體時(shí)鐘穩(wěn)定電路精準(zhǔn)地實(shí)現(xiàn)目標(biāo)占空比而無需引入任何參考

5、信號(hào)或設(shè)計(jì)任何額外的基準(zhǔn)電壓,這不僅將從根本上降低了電路的設(shè)計(jì)難度、復(fù)雜度以及總功耗,同時(shí)良好地抑制了由工藝、溫度漂移及電源電壓不穩(wěn)定造成的一系列非理想因素對占空比精度以及時(shí)鐘抖動(dòng)的影響。應(yīng)用帶密勒補(bǔ)償?shù)亩A低通濾波器,可以在減少版圖面積的同時(shí),能夠較好地降低紋波電壓的波動(dòng),保證整個(gè)時(shí)鐘穩(wěn)定電路的穩(wěn)定性與環(huán)路鎖定速度之間的折衷。
  本文提出的高速低抖動(dòng)CMOS時(shí)鐘穩(wěn)定電路基于SMIC65nm1.2V/2.5V CMOS混合信號(hào)工

6、藝進(jìn)行設(shè)計(jì)與仿真,對電路涉及的每個(gè)具體模塊進(jìn)行仿真與驗(yàn)證,并對仿真結(jié)果進(jìn)行了分析。系統(tǒng)整體仿真結(jié)果顯示:當(dāng)輸入信號(hào)頻率低于500MHz時(shí),電路輸入占空比范圍在10%~90%內(nèi)可輸出精確的50%占空比,其調(diào)制精度在±0.2%范圍之內(nèi),鎖定時(shí)間在200ns內(nèi)。通過Matlab數(shù)據(jù)處理,輸入頻率在200MHz時(shí),可以得到輸出信號(hào)峰峰值抖動(dòng)為1.447ps,RMS抖動(dòng)值為186.6fs;輸入頻率在500MHz時(shí),可以得到輸出信號(hào)峰峰值抖動(dòng)為1.

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論