FPGA芯片互連線測試.pdf

1、集成電路技術(shù)的發(fā)展在使現(xiàn)場可編程門陣列(FPGA)器件的規(guī)模更大、功能更強、內(nèi)部資源更豐富的同時也讓芯片的測試難度大大增加。在 FPGA芯片中，承擔(dān)邏輯模塊之間互連以及信號傳輸?shù)目删幊袒ミB資源是其中結(jié)構(gòu)最復(fù)雜，規(guī)模最大的模塊，其所占的資源比重甚至達到整個芯片的70％以上。高度靈活性、龐大的規(guī)模使得可編程互聯(lián)資源的測試一直是 FPGA測試方法研究中的重點和難點。本文的研究對象正是互連線測試。
　　本文首先詳細(xì)描述了芯片內(nèi)部互連資源的

2、結(jié)構(gòu)特征與連接關(guān)系。其中重點闡述了single線、hex線和 long線的連接關(guān)系以及互連矩陣內(nèi)部的電路結(jié)構(gòu)，為后續(xù)的研究提供支撐。之后依據(jù)電路結(jié)構(gòu)，提出了一套互連故障模型。該故障模型基本覆蓋了實際電路中常見的幾種錯誤類型，并且還對故障模型做了優(yōu)化處理。然后在故障模型的基礎(chǔ)上結(jié)合各類型線自身的連接規(guī)律，分別設(shè)計了一系列測試路徑。此系列測試路徑在滿足了資源覆蓋率、故障覆蓋率的要求的同時還具有實用、易于實現(xiàn)的特點。最后，分別以生產(chǎn)測試和診斷