FPGA互連資源測(cè)試與診斷方法研究.pdf

1、在SRAM型FPGA芯片技術(shù)和應(yīng)用技術(shù)快速發(fā)展的今天，其測(cè)試技術(shù)也受到了廣泛的研究和重視。對(duì)FPGA芯片進(jìn)行測(cè)試的主要策略是“分治法”，實(shí)際的測(cè)試過程又分為面向制造測(cè)試和面向應(yīng)用測(cè)試?？删幊袒ヂ?lián)資源模塊是FPGA內(nèi)結(jié)構(gòu)最為復(fù)雜的模塊，其所占的資源比重甚至達(dá)到整個(gè)芯片的70％以上，可編程互聯(lián)資源的測(cè)試方法研究成為FPGA測(cè)試中的重點(diǎn)和難點(diǎn)，也是本文的主要研究對(duì)象。
　　本文首先介紹了xilinx公司Virtex系列FPGA的整體架構(gòu)

2、，并對(duì)相關(guān)故障模型進(jìn)行分析，對(duì)可編程邏輯模塊的架構(gòu)及測(cè)試方法進(jìn)行了分析和總結(jié)。然后回顧了更早的XC4000E系列FPGA的互聯(lián)資源結(jié)構(gòu)及其測(cè)試、診斷方法。最后，對(duì)Virtex系列FPGA的新型互聯(lián)架構(gòu)，建立了完全不同于早期互連結(jié)構(gòu)的互連模型，采用了更靈活的基于掃描鏈的內(nèi)建自測(cè)試(BIST)方法對(duì)互聯(lián)資源進(jìn)行分類和測(cè)試。內(nèi)建自測(cè)試法不僅能夠壓縮測(cè)試時(shí)間，提高測(cè)試效率，而且不受FPGA規(guī)模和引腳的影響，能夠?qū)ヂ?lián)資源進(jìn)行快速全面的測(cè)試和診斷

3、。
　　本文采用BIST方法對(duì)Hex線，單長(zhǎng)線，開關(guān)盒以及多路開關(guān)分別進(jìn)行測(cè)試，通過把邏輯資源分別配置為測(cè)試圖形產(chǎn)生器(TPGs)和輸出響應(yīng)分析器(ORAs)，對(duì)兩個(gè)被測(cè)電路(WUT)分別施加相同的窮舉測(cè)試向量，再將其結(jié)果進(jìn)行輸出比較，從而完成互聯(lián)資源中被測(cè)線段和可編程開關(guān)的故障測(cè)試。
　　然后，針對(duì)互連資源故障診斷定位困難的問題，本文提出采用粗粒度診斷和細(xì)粒度診斷兩步走的方法，通過移除/重布技術(shù)來定位故障，結(jié)合使用交疊查找