FPGA的邊界掃描測試方法研究.pdf

1、哈爾濱工程大學碩士學位論文摘要現(xiàn)場可編程門陣列(FPGA)是一種新型器件，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體。如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著集成電路規(guī)模的迅速膨脹，電路結(jié)構(gòu)變得復雜，使大量的故障不可測。所以，人們把視線轉(zhuǎn)向了可測性設(shè)計(DF

2、T)問題。可測性設(shè)計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法(BST)是其中一個重要的技術(shù)。本文闡述了FPGA系列器件的結(jié)構(gòu)特點，邊界掃描測試相關(guān)的基本概念與基本理論，給出利用布爾矩陣理論建立的邊界掃描測試過程的數(shù)學描述和數(shù)學模型。論文中主要討論了邊界掃描測試中的測試優(yōu)化問題，給出解決兩類優(yōu)化問題的現(xiàn)有算法，對它們的優(yōu)缺點進行了對比，并且提出對兩種現(xiàn)有算法的改進，比較了改進前后優(yōu)化算法的性能。最后總結(jié)了利用邊界掃描測試

3、FPGA的具體過程。關(guān)鍵詞:FPGA故障測試與診斷:可測性設(shè)計:邊界掃描測試哈爾濱工程大學學位論文原創(chuàng)性聲明本人鄭重聲明:本論文的所有工作，是在導師的指導下，由作者本人獨立完成的。有關(guān)觀點、方法、數(shù)據(jù)和文獻的引用已在文中指出，并與參考文獻相對應。除文中已注明引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)公開發(fā)表的作品成果。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律結(jié)果由本人承擔。作者(簽