基于邊界掃描技術(shù)的在線(xiàn)測(cè)試系統(tǒng)研究.pdf

1、隨著電子技術(shù)的發(fā)展，集成芯片的引腳接口越來(lái)越多，封裝形式隨之復(fù)雜，使測(cè)試針床可以接觸的焊點(diǎn)減少，增加了傳統(tǒng)的電路板在線(xiàn)測(cè)試方法的難度。1985年，以歐洲和北美的一些主要電子廠(chǎng)家成立的聯(lián)合測(cè)試行動(dòng)組(Joint Test ActionGroup，JTAG)開(kāi)始進(jìn)行邊界掃描技術(shù)研究，并提出了一系列JTAG邊界掃描標(biāo)準(zhǔn)草案。邊界掃描技術(shù)能夠有效地解決傳統(tǒng)測(cè)試方法的不足，進(jìn)一步完善了集成電路在線(xiàn)測(cè)試?yán)碚?，在工業(yè)界得到了普遍的支持和應(yīng)用。

2、　　本文在比較幾種在線(xiàn)測(cè)試系統(tǒng)構(gòu)建方式后，設(shè)計(jì)了基于FPGA的在線(xiàn)測(cè)試系統(tǒng)，這種方式具有通用性好，修改方便，開(kāi)發(fā)周期小等優(yōu)點(diǎn)。在測(cè)試算法研究方面，本文將帶有慣性權(quán)重的離散粒子群算法應(yīng)用于邊界掃描測(cè)試，通過(guò)該算法能夠生成緊湊性小、完備性較大的測(cè)試矩陣。
　　文章首先介紹了邊界掃描技術(shù)的必要性和國(guó)內(nèi)外發(fā)展現(xiàn)狀，詳細(xì)闡述了IEEE1149.1標(biāo)準(zhǔn)架構(gòu)，然后深入研究了邊界掃描測(cè)試的數(shù)學(xué)模型。在基本理論的基礎(chǔ)上，本文將帶有慣性權(quán)重的離散粒子

3、群算法應(yīng)用于邊界掃描測(cè)試中，并且對(duì)當(dāng)前常用的一些測(cè)試算法進(jìn)行比較，比較可知帶有慣性權(quán)重的離散粒子群算法是兼顧緊湊性指標(biāo)和完備性指標(biāo)的測(cè)試算法。
　　文章還根據(jù)邊界掃描測(cè)試原理完成了基于在線(xiàn)測(cè)試系統(tǒng)設(shè)計(jì)，選擇USB通信模式實(shí)現(xiàn)上下位機(jī)通信，這種通信模式工作穩(wěn)定、傳輸速度快，測(cè)試效率很高。按照IEEE1149.1標(biāo)準(zhǔn)設(shè)計(jì)了以FPGA為基礎(chǔ)的邊界掃描控制器IP核。通過(guò)實(shí)驗(yàn)證明，該模塊符合IEEE1149.1測(cè)試標(biāo)準(zhǔn)。最后針對(duì)在線(xiàn)測(cè)試系統(tǒng)