邊界掃描測(cè)試技術(shù)的分析與研究.pdf

1、近年來(lái)，隨著電子技術(shù)飛速發(fā)展，芯片集成度越來(lái)越高，封裝技術(shù)也得到了廣泛的應(yīng)用，使得可供測(cè)試的物理引腳越來(lái)越少，傳統(tǒng)的探針等測(cè)試方法遠(yuǎn)遠(yuǎn)不能滿足現(xiàn)代復(fù)雜電路的測(cè)試需求。人們認(rèn)識(shí)到，在進(jìn)行電路設(shè)計(jì)同時(shí)，應(yīng)該考慮測(cè)試問(wèn)題，需要在電路中設(shè)計(jì)便于測(cè)試的結(jié)構(gòu)，這也就是系統(tǒng)的可測(cè)性設(shè)計(jì)。
　　從上世紀(jì)八十年代中期開(kāi)始，邊界掃描測(cè)試方法逐漸發(fā)展成熟，并在工業(yè)上得到了廣泛應(yīng)用，后來(lái)形成了IEEE1149.1標(biāo)準(zhǔn)。邊界掃描測(cè)試是一種可測(cè)性設(shè)計(jì)方法，它

2、只需要5根引腳就能實(shí)現(xiàn)數(shù)據(jù)的傳輸功能，它不但能測(cè)試各種集成電路芯片，也能測(cè)試相應(yīng)的印刷板電路。
　　論文首先論述了系統(tǒng)可測(cè)性設(shè)計(jì)的理念，并簡(jiǎn)略地介紹了幾種常見(jiàn)的可測(cè)性設(shè)計(jì)方法。緊接著，詳述了邊界掃描測(cè)試的結(jié)構(gòu)的各個(gè)組成部件，以及測(cè)試原理。隨后對(duì)邊界掃描結(jié)構(gòu)進(jìn)行詳細(xì)的分析與設(shè)計(jì)，并進(jìn)行verilog建模，隨后對(duì)一些關(guān)鍵技術(shù)進(jìn)行了分析。
　　最后給出的邊界掃描測(cè)試基本理論和方法，然后探討了邊界掃描測(cè)試的緊湊性問(wèn)題與完備性問(wèn)題，研