FPGA開關(guān)參數(shù)測試方法研究與實現(xiàn).pdf

1、隨著現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)電路近年來的飛速發(fā)展，現(xiàn)在的FPGA芯片的集成度已經(jīng)達(dá)到千萬門?，F(xiàn)代的FPGA芯片正在向著更高密度、更大容量的方向發(fā)展，其電路的復(fù)雜程度也在逐步增加。如何快速有效的對FPGA芯片進(jìn)行測試也就成了最近幾年學(xué)術(shù)界和工業(yè)界的熱點話題。其中，對反應(yīng)了FPGA性能指標(biāo)的內(nèi)部開關(guān)參數(shù)的測試方法的研究，在FPGA芯片測試中占據(jù)了很大的比重。目前FPGA領(lǐng)域比較

2、認(rèn)可的測量這個時間間隔的方法是采用時間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter，TDC)，并且這個電路結(jié)構(gòu)在逐漸發(fā)展完善，已經(jīng)成為了工業(yè)界的專用電路結(jié)構(gòu)。目前基于FPGA開發(fā)的TDC電路結(jié)構(gòu)在具體的測試時產(chǎn)生分辨率不高和當(dāng)環(huán)境溫度變化時，測量準(zhǔn)確性降低的問題。本文所研究的開關(guān)參數(shù)測試方法，正是解決這兩個問題。
　　本文講述的是在FPGA上實現(xiàn)帶全數(shù)字設(shè)計的延時鎖定環(huán)(DLL)反饋的延遲內(nèi)插法延遲鏈結(jié)構(gòu)的TDC

3、設(shè)計。解決了利用FPGA配置TDC電路的分辨率不高和測量準(zhǔn)確性隨溫度變化而降低的問題。采用了延遲內(nèi)插法TDC電路結(jié)構(gòu)，選擇FPGA中專用進(jìn)位鏈作為延時單元。全數(shù)字DLL設(shè)計的可調(diào)延遲鏈也同樣選擇了FPGA中專用進(jìn)位鏈，在0.18μm工藝FPGA上，分辨率在常溫(25℃)下能達(dá)到167ps。通過數(shù)字DLL結(jié)構(gòu)的反饋作用，能夠在溫度變化時調(diào)整延時鏈的延時，從而可以得知每個延時單元延時的變化信息，這就使這個電路結(jié)構(gòu)能夠在溫度變化時也能進(jìn)行開關(guān)