基于憶阻器的非易失性存儲器研究.pdf

1、隨著晶體管趨向于亞微米級,一系列的問題開始出現(xiàn),包括制作工藝的困難和器件性能的限制如電子的運行難以控制等,基于晶體管的傳統(tǒng)存儲技術遇到了發(fā)展瓶頸,預計快閃存儲器將會在十年內(nèi)達到體積縮小的極限。因此,迫切需要研制綜合性能更優(yōu)的新型存儲器以滿足信息化發(fā)展對初、中級存儲設備不斷增長的高密度、低功耗和高速度的要求。憶阻器是一種納米級的具有自動記憶功能的新型非線性兩端電路元件,在非易失性存儲器、大規(guī)模集成電路、人工神經(jīng)網(wǎng)絡和人工智能等方面有著巨大

2、的應用潛能,它的出現(xiàn)有望改善整個電子電路的理論和應用。憶阻器具有納米級尺寸,存儲能力,動態(tài)連續(xù)可變電阻,快速轉(zhuǎn)換(＜10ns),低功耗(～1PJ/操作),高耐久性(1010次),可測量性,可堆疊性,以及與CMOS工藝相兼容等優(yōu)勢,為半導體存儲技術的發(fā)展帶來新的希望。基于憶阻器的存儲器有望成為最具潛力的新一代非易失性存儲技術之一。
　　 本文深入研究了憶阻器的理論基礎和工作機理,推導了幾種憶阻器數(shù)學模型,通過數(shù)值分析和實驗仿真,驗

3、證了憶阻器的基本特性。在此基礎上,利用憶阻器的開關特性和多級阻值特性,結(jié)合交叉陣列結(jié)構(gòu),設計了憶阻器交叉陣列,探討了其在二值、灰度及彩色圖像處理中的應用。考慮到與現(xiàn)有數(shù)字計算機的結(jié)合,同時基于納米憶阻器與CMOS電路的可兼容性,提出了新型的二值和多值憶阻器阻變存儲器(MRRAM)的設計方案,其結(jié)構(gòu)類似于靜態(tài)隨機存取存儲器(SRAM),但卻具有非易失性和更高的存儲密度、存儲容量。仿真結(jié)果證明,MRRAM可以成功實現(xiàn)二值數(shù)據(jù)和多值信息的存儲