已閱讀1頁，還剩54頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、信號在信道中傳輸不可避免地會受到干擾，為了提高信號傳輸?shù)目煽啃?，需要進行信道糾錯編碼。其中卷積碼由于其出色的糾錯性能而得到了廣泛使用。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，通過尋找譯碼器接收序列和卷積編碼器的輸出序列之間的最大似然函數(shù)來得出譯碼結果。
本文用Verilog硬件描述語言設計、開發(fā)了一個可在電力線通信(PLC)系統(tǒng)中使用的編碼、譯碼系統(tǒng)，編、譯碼分別采用的是(2,1,7)卷積編碼及其Viterb
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 卷積碼Viterbi譯碼器的設計及其FPGA實現(xiàn).pdf
- 卷積碼編譯碼算法研究及其FPGA實現(xiàn).pdf
- 卷積碼編碼器及Viterbi譯碼器的設計.pdf
- 卷積碼編碼器及viterbi譯碼器的設計-畢業(yè)論文
- 卷積碼在CDMA2000中的應用及其譯碼器FPGA實現(xiàn).pdf
- 卷積碼的譯碼算法研究.pdf
- 卷積碼的譯碼研究及DSP實現(xiàn).pdf
- 量子卷積碼的構造及其編譯碼方法研究.pdf
- matlab實現(xiàn)卷積碼編譯碼畢業(yè)論文
- 卷積碼和Turbo碼的聯(lián)合信源信道譯碼.pdf
- 卷積碼編碼與維特比譯碼加速器設計.pdf
- 基于FPGA的OFDM基帶系統(tǒng)中卷積碼編譯碼器的研究與實現(xiàn).pdf
- 卷積碼盲識別的FPGA實現(xiàn)技術研究.pdf
- RS碼與卷積碼級聯(lián)碼應用研究及其實現(xiàn).pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- 卷積Turbo碼編譯碼器FPGA實現(xiàn)的研究.pdf
- UWB中Viterbi譯碼器的FPGA設計與實現(xiàn).pdf
- 編織卷積碼的優(yōu)化設計與仿真.pdf
- 高速Viterbi譯碼器的FPGA實現(xiàn).pdf
- DVB-S中RS譯碼器與卷積碼同步器的設計與實現(xiàn).pdf
評論
0/150
提交評論