已閱讀1頁，還剩86頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、鎖相環(huán)作為現(xiàn)代時鐘電路的重要組成部分，已經(jīng)成為超大規(guī)模集成電路中必不可少的一個模塊，幾乎所有的數(shù)字集成電路中都采用鎖相時鐘產(chǎn)生電路來提供片內(nèi)高速時鐘。
本文首先簡要介紹了鎖相技術的發(fā)展歷史及其使用價值和理論意義，然后基于對鎖相環(huán)的概念、組成、原理、用途和分類的詳細介紹，給出了各種典型的數(shù)字鎖相環(huán)子模塊電路和系統(tǒng)結構，以及數(shù)字鎖相環(huán)的數(shù)學模型，論文重點介紹了鑒相鑒頻器、時間數(shù)字轉換器和數(shù)字控制振蕩器這三個主要模塊，介紹了數(shù)字電路
2、設計的方法、設計流程，以及設計代碼規(guī)格和技巧。在此基礎上，論文提出了幾種鎖相環(huán)子模塊電路結構，包括鑒相鑒頻器、時間數(shù)字轉換器、數(shù)字控制振蕩器和新型的二階IIR濾波器電路，并分別對它們的性能進行了分析。同時詳細介紹了數(shù)字后端的步驟與注意，最后對所設計的鎖相環(huán)進行了仿真測試以及與相關文章進行了比較。
本文設計的鎖相環(huán)采用0.13μmCMOS工藝實現(xiàn)，采用自頂向下的設計方法，完成了全部電路的設計、仿真及版圖的設計，并通過了版圖提取、
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 全數(shù)字鎖相環(huán)設計
- 全數(shù)字鎖相環(huán)的設計
- 智能全數(shù)字鎖相環(huán)的設計
- 基于FPGA的全數(shù)字鎖相環(huán)的設計與實現(xiàn).pdf
- 基于FPGA的新型全數(shù)字鎖相環(huán)的設計與實現(xiàn).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)設計與研究.pdf
- 全數(shù)字鎖相環(huán)的研究與設計畢業(yè)設計
- 全數(shù)字鎖相環(huán)的vhdl設計【文獻綜述】
- 全數(shù)字鎖相環(huán)的vhdl設計【開題報告】
- FPGA內(nèi)全數(shù)字延時鎖相環(huán)的設計.pdf
- 基于TDC的全數(shù)字鎖相環(huán)研究與設計.pdf
- 快速自適應全數(shù)字鎖相環(huán)的研究與設計.pdf
- 2.4ghzcmos全數(shù)字鎖相環(huán)的研究與設計
- 系統(tǒng)芯片中的全數(shù)字鎖相環(huán)設計.pdf
- 基于游標環(huán)形的全數(shù)字鎖相環(huán)研究與設計.pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設計與應用.pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設計
- 高性能低功耗全數(shù)字鎖相環(huán)的研究與實現(xiàn).pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設計研究.pdf
- 基于線性增強TDC的全數(shù)字鎖相環(huán)設計.pdf
評論
0/150
提交評論