版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、作為一種嵌入式微控制器,MCU(Micro Controller Unit)在通信、消費(fèi)電子、計(jì)算機(jī)、醫(yī)療、儀器儀表等領(lǐng)域得到了廣泛的應(yīng)用,滲透到人類生活和國(guó)民經(jīng)濟(jì)的各個(gè)方面。在這些嵌入式應(yīng)用系統(tǒng)中,基于8051指令系統(tǒng)的8位的MCU由于其低成本、高效能而始終占據(jù)著相當(dāng)重要的位置。隨著信息技術(shù)的飛速發(fā)展,傳統(tǒng)的MCS-51嵌入式微處理器因其尺寸、功耗、速度、可靠性等特性已經(jīng)難以滿足一些場(chǎng)合的需要,因此微處理器芯片的開發(fā)、升級(jí)面臨著新的挑
2、戰(zhàn)。SOPC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中,可編程系統(tǒng)級(jí)芯片SOPC已成為集成電路發(fā)展的主流。
本論文裁減并完善了與MCS-51系列微處理器指令集完全兼容的8051CPU核,減少了設(shè)計(jì)面積,又提高了處理速度。按照自頂而下的設(shè)計(jì)原則,分別設(shè)計(jì)了算術(shù)邏輯單元、中心控制器、定時(shí)/計(jì)數(shù)器、串行口、RAM和ROM單元。設(shè)計(jì)采用VHDL語(yǔ)言進(jìn)行描述,并且用ModelsimSE6.0進(jìn)行功能和時(shí)序驗(yàn)證,
3、分析了綜合結(jié)果,最后將8051CPU核下載到Xilinx公司的FPGA(Field Programmable GateArray)芯片(XC3S500E-4FG320C)上進(jìn)行物理驗(yàn)證,結(jié)果表明軟核達(dá)到預(yù)期的效果。
本論文設(shè)計(jì)完成的8051CPU核在最高時(shí)鐘頻率和指令執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。由于該核使用VHDL語(yǔ)言描述,可讀性好,易于擴(kuò)展使用,易于升級(jí),適用于基于IP核復(fù)用技術(shù)的SOPC設(shè)計(jì),因此,比較
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的8051 IP核的設(shè)計(jì).pdf
- 基于FPGA的雙核模型機(jī)CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的8051IP核的設(shè)計(jì)與驗(yàn)證研究.pdf
- 基于FPGA的CPU核及其虛擬平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用.pdf
- 基于FPGA的8051SOC設(shè)計(jì).pdf
- 基于FPGA的8051 IP CORE設(shè)計(jì).pdf
- 基于FPGA的CPU設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的MIPS_CPU的設(shè)計(jì).pdf
- 基于FPGA開放CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于fpga的開放式cpu設(shè)計(jì)的
- 基于FPGA的8位嵌入式CPU設(shè)計(jì).pdf
- 基于雙核CPU的運(yùn)動(dòng)控制器設(shè)計(jì).pdf
- 基于8051IP核SoC平臺(tái)的研究與設(shè)計(jì).pdf
- 基于FPGA流水線CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 兼容8051的MCU設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于FPGA的CPU的IP核設(shè)計(jì)與實(shí)現(xiàn)——針對(duì)EDA任務(wù)教學(xué)模型的實(shí)驗(yàn)系統(tǒng)的建設(shè).pdf
- 基于CPLD-FPGA的IP核設(shè)計(jì).pdf
- 基于VHDL語(yǔ)言的8051IP核的設(shè)計(jì)與驗(yàn)證研究.pdf
- 基于FPGA的8位增強(qiáng)型CPU設(shè)計(jì)與驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論