基于SerDes芯片8b-10b編解碼電路的設(shè)計(jì)及驗(yàn)證.pdf_第1頁
已閱讀1頁，還剩81頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、SerDes芯片是一種高速串并轉(zhuǎn)換接口芯片，即采用時(shí)分多路復(fù)用(TDM)、點(diǎn)對點(diǎn)的通信技術(shù)，在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端將高速串行信號重新轉(zhuǎn)換成低速并行信號。本文設(shè)計(jì)了基于 SerDes芯片的8b/10b編解碼電路，詳細(xì)介紹了從前端代碼到后端APR生成版圖的整個(gè)設(shè)計(jì)流程。
　　SerDes芯片的編解碼模塊是基于IBM公司于1983年發(fā)明的8b/10b編碼協(xié)議進(jìn)行設(shè)計(jì)的。8b

2、/10b編碼方式的特點(diǎn)是：數(shù)據(jù)流中連續(xù)的“1”或“0”個(gè)數(shù)不超過5個(gè)，避免傳輸中數(shù)據(jù)的丟失；具有DC補(bǔ)償功能，不會(huì)出現(xiàn)DC偏移；可根據(jù)編碼規(guī)則檢測錯(cuò)誤信息；采用特殊字符進(jìn)行控制。
　　本論文設(shè)計(jì)的8b/10b編解碼模塊采用Verilog HDL語言完成各個(gè)模塊的RTL級電路功能設(shè)計(jì)；用Synopsys公司的綜合工具Design Complier進(jìn)行門級電路綜合；用Synopsys公司的自動(dòng)布局布線工具Astro進(jìn)行最終的版圖設(shè)計(jì)；

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論