低成本數字集成電路在線故障檢測的研究.pdf

1、隨著集成電路工藝的進一步發(fā)展，CMOS器件的特征尺寸和內部互聯線的寬度越來越小，數字集成電路的規(guī)模和設計復雜度成倍增加，數字電路故障的來源越來越多，并且發(fā)生率也迅速提高。為應對數字集成電路中日益嚴重的可靠性問題，迫切需要提高電路的容錯能力。目前多數研究集中在數字電路的并發(fā)故障檢測和恢復技術上，但現有的并發(fā)故障檢測方法代價過高，不適用于對成本敏感的應用中。為解決這一問題，本文研究了數字集成電路運行時故障檢測的低成本實現策略，主要包括以下幾

2、個方面的內容： 首先簡單介紹了課題的研究背景和電路故障的基本概念，對目前常用的電路容錯設計技術分類舉例說明，并介紹了并發(fā)故障檢測的研究現狀。 文章的第二部分介紹了可重構系統(tǒng)的基本概念和FPGA的動態(tài)局部重構特性，論證可重構系統(tǒng)，尤其是支持動態(tài)局部重構的FPGA，是開發(fā)和實現系統(tǒng)容錯設計的最佳平臺。 文章的第三部分提出了分時故障診斷的主導思想和設計流程。分時故障診斷借助系統(tǒng)的可重構能力，在系統(tǒng)運行過程中交替改變檢測