動態(tài)可重構(gòu)FPGA布局算法的研究與改進.pdf

1、隨著嵌入式系統(tǒng)復(fù)雜度的不斷提高，以FPGA(Field Programmable Gate Array)為代表的可編程邏輯器件得到了廣泛的應(yīng)用。FPGA為開發(fā)者提供了便捷的硬件電路設(shè)計方案，通過FPGA輔助設(shè)計軟件可以在線的完成硬件電路設(shè)計的整個過程，大大縮短了嵌入式系統(tǒng)的開發(fā)周期。在FPGA硬件電路的設(shè)計流程中，布局是最耗時的一個階段，也是對最終生成的硬件電路質(zhì)量影響較大的一個階段，提高布局階段的效率往往能夠較大程度的縮短FPGA的設(shè)

2、計周期，因而關(guān)于FPGA布局問題的研究一直是近年來的熱點。
　　 FPGA布局需要解決兩個主要問題，布局評價方法的確定和布局算法的設(shè)計。布局評價方法決定了布局的優(yōu)化方向?，F(xiàn)有的布局軟件通常以連接各個邏輯塊的布線長度來作為布局優(yōu)劣的評價標(biāo)準(zhǔn)，隨著動態(tài)可重構(gòu)FPGA的發(fā)展，單純考慮布線長度的布局評價方法體現(xiàn)出一定的局限性。本文對此問題進行了研究，并在對原有方法局限性進行分析的基礎(chǔ)上提出了綜合考慮布線長度，面積代價布局評價方法。實驗表

3、明，新的布局評價方法能夠有效的較少布局面積。
　　 FPGA布局算法關(guān)系到布局求解的效率和最終布局的質(zhì)量。FPGA布局是一個NP難問題，通常需要采用啟發(fā)式算法對布局進行迭代求解，目前已有一些布局工具如VPR采用模擬退火算法來進行求解。本文研究了FPGA布局問題的模擬退火解決方案，并對其局限性進行了分析，在此基礎(chǔ)上提出了遺傳算法解決方案和自動控溫的改進模擬退火算法解決方案，通過實驗對三者的性能進行了對比，分析了算法的效率和擴展性問