納米MOS器件中直接隧穿過(guò)程的研究.pdf

1、實(shí)現(xiàn)社會(huì)信息化的關(guān)鍵是各種計(jì)算機(jī)和通訊機(jī)，其基礎(chǔ)的部件都是微電子產(chǎn)品，微電子技術(shù)的核心是MOS集成電路，它的發(fā)展水平標(biāo)志著整個(gè)微電子技術(shù)的發(fā)展水平。隨著MOS器件特征尺寸的不斷減小，為了抑制短溝道效應(yīng)，減小亞閾值斜率，同時(shí)也為了增大驅(qū)動(dòng)電流來(lái)提高電路工作速度，必須使MOS晶體管的柵氧化層厚度和溝道長(zhǎng)度一起按比例縮小，氧化層的不斷減薄導(dǎo)致載流子通過(guò)柵氧化層到柵極的隧穿幾率增加，引起較為明顯的柵極隧穿漏電流。因而直接隧穿電流將代替熱電子發(fā)射

2、電流和Fowler-Nordheim隧穿電流成為影響器件可靠性的重要因素。 本文從分析量子力學(xué)效應(yīng)對(duì)納米級(jí)MOS器件的影響出發(fā)，采用順序隧穿理論和巴丁傳輸哈密頓方法，發(fā)展了直接隧穿柵極漏電流的計(jì)算模型。這種模型是將電子的直接隧穿勢(shì)結(jié)構(gòu)分解為若干個(gè)子系統(tǒng)，認(rèn)為電荷的隧穿過(guò)程就是依次穿越這些子系統(tǒng)傳播的過(guò)程，子系統(tǒng)之間通過(guò)傳輸哈密頓相聯(lián)系。只要解出各個(gè)子系統(tǒng)的波函數(shù)，就可以計(jì)算出電荷通過(guò)整個(gè)勢(shì)結(jié)構(gòu)的隧穿電流和隧穿時(shí)間。 由于

3、在所提出的眾多納米存儲(chǔ)器模型中，采用納米量子點(diǎn)陣列作為浮置柵極的硅基納米存儲(chǔ)器被認(rèn)為是將會(huì)首先得到應(yīng)用的納米量子功能器件，因此本文發(fā)展了用于計(jì)算電子和空穴直接隧穿特征時(shí)間的計(jì)算模型，分別計(jì)算了n溝道和p溝道硅基納米存儲(chǔ)器工作過(guò)程中的編程時(shí)間和保留時(shí)間，分析了結(jié)構(gòu)參數(shù)對(duì)硅基納米存儲(chǔ)器的編程速度和保留時(shí)間的影響。結(jié)果表明無(wú)論n溝道還是p溝道硅基納米存儲(chǔ)器都可以實(shí)現(xiàn)快速擦寫(xiě)編程，但存在著保留時(shí)間太短和工作窗口太窄的缺點(diǎn)，需要設(shè)計(jì)新的器件結(jié)構(gòu)來(lái)

4、優(yōu)化納米存儲(chǔ)器的性能。該模型對(duì)納米存儲(chǔ)器的結(jié)構(gòu)設(shè)計(jì)和性能描述有一定的指導(dǎo)意義。 應(yīng)用該模型首先計(jì)算了柵氧化層厚度為2.5nm的p+多晶硅/二氧化硅/n型硅襯底MOS結(jié)構(gòu)的直接隧穿漏電流，并和實(shí)驗(yàn)結(jié)果進(jìn)行了比較，兩者符合得很好。計(jì)算數(shù)值和實(shí)驗(yàn)數(shù)據(jù)的一致說(shuō)明了本模型的有效性。接著給出了在不同氧化層厚度和不同柵極偏壓下納米級(jí)MOS器件直接隧穿柵電流的計(jì)算結(jié)果，并分析認(rèn)為在納米級(jí)MOS器件中，采用SiO2作為柵極絕緣介質(zhì)時(shí)，1.5 nm

5、厚度是按比例縮小的極限。柵氧化層的進(jìn)一步減薄會(huì)導(dǎo)致器件的靜態(tài)功耗超出要求，從而使電路無(wú)法工作。若要繼續(xù)縮小器件尺寸，就必須采用高介電常數(shù)材料作柵極的絕緣介質(zhì)。 接著將該計(jì)算模型應(yīng)用于計(jì)算高介電常數(shù)堆疊柵介質(zhì)MOS器件的柵極漏電流。數(shù)值計(jì)算了Si3N4/SiO2、Al2O3/SiO2、HfO2/SiO2和La2O3/SiO2堆疊柵介質(zhì)MOS器件的柵極直接隧穿漏電流, 依據(jù)計(jì)算結(jié)果討論這幾類器件的柵介質(zhì)按比例縮小的情形。結(jié)果表明，雖

6、然Si3N4和Al2O3在高溫下與Si的熱穩(wěn)定性較好, 但由于它們的介電常數(shù)不是很大(分別為7和10), 所以Si3N4/SiO2、Al2O3/SiO2堆疊柵介質(zhì)結(jié)構(gòu)只能適應(yīng)于未來(lái)1~2代集成電路技術(shù)的需求；HfO2的介電常數(shù)較大(24), 但是它的電子隧穿勢(shì)壘高度較低(1.13 eV), 因此HfO2/SiO2柵介質(zhì)結(jié)構(gòu)同樣也只能適應(yīng)未來(lái)2代左右的技術(shù)需求；隨著集成電路特征尺寸的進(jìn)一步縮小，開(kāi)發(fā)具有較大介電常數(shù)和較高隧穿勢(shì)壘的柵介質(zhì)結(jié)