集成電路低功耗設(shè)計(jì)可逆邏輯綜合及性能分析.pdf

1、隨著集成電路工藝進(jìn)入超深亞微米和納米時(shí)代，不斷增大的電路規(guī)模、不斷增加的功耗和日益凸現(xiàn)的物理效應(yīng)等問題，都成為集成電路自動(dòng)化所面臨的新挑戰(zhàn)?？焖侔l(fā)展的集成電路低功耗設(shè)計(jì)自動(dòng)化需要多學(xué)科交叉研究，存在著大量的組合優(yōu)化和統(tǒng)計(jì)分析等問題，已成為該領(lǐng)域備受關(guān)注的研究熱點(diǎn)和前沿。工藝參數(shù)變動(dòng)對(duì)電路性能(如速度和功耗)的影響越來越大，迫使低功耗設(shè)計(jì)輔助工具軟件必須考慮工藝參數(shù)變化對(duì)低功耗設(shè)計(jì)的影響。集成電路低功耗設(shè)計(jì)算法需要更為高效的電路時(shí)延和功耗

2、分析算法，所以如何提高電路時(shí)延和功耗統(tǒng)計(jì)分析的效率，不僅是電路時(shí)延和功耗統(tǒng)計(jì)分析領(lǐng)域的研究方向，也是電路低功耗設(shè)計(jì)統(tǒng)計(jì)方法研究進(jìn)一步發(fā)展的關(guān)鍵。可逆電路對(duì)低功耗設(shè)計(jì)有著潛在的優(yōu)勢。本文以可逆電路為背景，對(duì)結(jié)合物理因素的邏輯綜合和性能分析方法進(jìn)行深入研究，旨在探討低功耗設(shè)計(jì)中以物理因素為中心的邏輯綜合優(yōu)化方法和性能分析方法。 本文深入分析了可逆電路的工作特點(diǎn)、綜合優(yōu)化及其性能分析問題，提出了相應(yīng)的綜合優(yōu)化方法并實(shí)現(xiàn)了該算法。研究了

3、可逆電路的面積和時(shí)延問題，采用矩陣模型和符號(hào)代數(shù)作為理論基礎(chǔ)，提出了一種符號(hào)綜合方法；深入研究了可逆電路的時(shí)延分析問題，針對(duì)串?dāng)_對(duì)電路的時(shí)延帶來的影響，探討了串?dāng)_時(shí)延的計(jì)算方法，進(jìn)一步在考慮面積、時(shí)延、串?dāng)_等約束下利用成本函數(shù)來指導(dǎo)綜合過程；深入分析和研究了性能分析問題，針對(duì)工藝參數(shù)變動(dòng)對(duì)電路性能(如速度和功耗)的影響日益顯著的問題，提出了更加精確的電路時(shí)延和漏功耗分析方法；針對(duì)分析的復(fù)雜度和精確度問題，提出了面向性能的參數(shù)約簡方法；探

4、討了時(shí)空參數(shù)下的分析問題，取得了以下創(chuàng)新性的成果： ●將可逆電路映射到一個(gè)矩陣上，能夠方便地從中提煉出成本函數(shù)所必需的相關(guān)因子以及電路中任意點(diǎn)的輸入輸出值。在縮減所用門數(shù)量的同時(shí)，將減少垃圾線數(shù)作為次要目標(biāo)。將可逆邏輯綜合問題當(dāng)作多輸出邏輯綜合來處理，通過劃分確保每個(gè)劃分區(qū)中必要輸出為單輸出，利用符號(hào)代數(shù)方法找出每個(gè)劃分的候選門。通過附加額外的約束條件，將PPRM中的布爾運(yùn)算映射為布爾多項(xiàng)式的運(yùn)算，提出的一種以Grobner基為

5、數(shù)學(xué)基礎(chǔ)的分解策略來獲得候選門，既解決計(jì)算復(fù)雜性問題，又改善了電路的性能。 ●本文在綜合過程中考慮了串?dāng)_因素，通過信號(hào)波形間的距離，同時(shí)考慮波形間的形狀，分析波形之間的相關(guān)性，定義了波形相似性的概念，建立了串?dāng)_以及串?dāng)_時(shí)延的計(jì)算方法，提出了基于串?dāng)_優(yōu)化的交換線間排列的優(yōu)化方法。這是其他可逆電路綜合方法忽視的問題。在成本函數(shù)中，我們提出了權(quán)值確定算法，使我們能根據(jù)不同的優(yōu)化目標(biāo)找到適宜的結(jié)果。 ●在解決低功耗問題時(shí)，不能單

6、純依靠低功耗器件的選用，還必須與其他一些方法相結(jié)合來設(shè)計(jì)系統(tǒng)。本文將海森矩陣的概念引入到二次時(shí)延模型中，建立了改進(jìn)的二次時(shí)延模型，糾正了現(xiàn)有二次模型分析中的方差分析錯(cuò)誤，為下面的工作打基礎(chǔ)。本文提出了電路漏功耗的對(duì)數(shù)用改進(jìn)的二次模型擬合方法，直接用工藝參數(shù)變動(dòng)變量表達(dá)，并論證了這一擬合的正確性和合理性，簡化分析過程。 ●本文建立了一個(gè)層次化性能分析模型，根據(jù)電路的時(shí)延和漏功耗的對(duì)數(shù)的統(tǒng)一表達(dá)形式，提出了一種新穎的基于CH(Cor

7、relation—Hessianmatrix)的面向性能的參數(shù)約簡方法，保留部分重要參數(shù)，減小計(jì)算規(guī)模。利用CH矩陣作約簡方法既考慮了工藝參數(shù)之間的依賴關(guān)系，又考慮到它們與高層次之間的關(guān)系，從而提高性能預(yù)算的精確度。探索時(shí)空參數(shù)變化下的參數(shù)模型，嘗試將工藝參數(shù)擴(kuò)展到時(shí)空參數(shù)做討論。 本論文深入研究了可逆電路的綜合優(yōu)化問題以及工藝參數(shù)變化帶來的性能分析等新問題，具有很強(qiáng)的針對(duì)性和代表性，可以作為其他以低功耗設(shè)計(jì)為中心的集成電路自動(dòng)