基于線性規(guī)劃的集成電路低功耗設計和抗退化方法研究.pdf

1、隨著工藝水平的不斷提高，超大規(guī)模集成電路（Very Large-scale Integration Circuits，VLSI）的性能和集成度不斷提升，但可靠性問題也日益突出。在眾多可靠性因素中，負偏置穩(wěn)定不穩(wěn)定度（Negative bias temperature instability,NBTI）效應引起的路徑延遲退化和漏電電流引起的靜態(tài)功率增大是兩個首要的問題，嚴重影響了電路長期可靠性。因此，本文針對這兩個可靠性問題展開研究，提出

2、基于整數(shù)線性規(guī)劃策略（Integer Linear Programming，ILP）的輸入向量控制（Input Vector Control，IVC）方法，減小電路全生命周期內(nèi)的延遲退化和功率消耗，提高其的可靠性和使用壽命。
　　本文首先研究集成電路NBTI效應和靜態(tài)功率建模方法，并分析電路輸入向量對于兩個可靠性效應的影響。以此為基礎，針對電路不同的設計需求，提出兩種降低電路延遲退化和功率消耗的方法。
　　針對電路時序余量充

3、足的情況，本文提出了一種靜態(tài)功率自適應約減方法，用以減小電路功率消耗。該方法首先分析N BTI退化效應造成的晶體管閾值電壓變化對于電路靜態(tài)功率以及最佳輸入向量選擇的影響，并利用支持向量回歸構建NBTI效應影響下的電路靜態(tài)功率變化模型；然后，將電路的生命周期劃分為連續(xù)時間間隔，在每個間隔內(nèi)根據(jù)電路內(nèi)部晶體管閾值電壓的退化情況自適應更新最小漏電功率向量（Minimum Leakage Vector，MLV），以此獲得最佳的靜態(tài)功率優(yōu)化效果。

4、
　　此外，針對電路時序要求嚴格的情況，本文提出了延遲退化和靜態(tài)功率聯(lián)合約減方法。本文首先分析了電路輸入向量對于延遲退化和靜態(tài)功率的不同影響；以此為基礎，提出了一種延遲和功率聯(lián)合優(yōu)化準則函數(shù)，并構建了相應的ILP優(yōu)化模型，用以對延遲和功率進行約減，在保證電路性能的情況下，最大化地減小電路的功率消耗。
　　為了驗證提出方法的有效性，本文在多個標準電路集上進行了仿真實驗。實驗結果表明，本文提出的兩種方法能夠滿足電路不同的設計需求