已閱讀1頁，還剩86頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、論文題目2.7GHz高速接口電路的ESD電路設(shè)計及仿真分析工程領(lǐng)域軟件工程指導(dǎo)教師李平教授作者姓名陳景闊學(xué)號200890306008分類號密級UDC注1學(xué)位論文2.7GHz高速接口電路的ESD電路設(shè)計及仿真分析（題名和副題名）陳景闊（作者姓名）指導(dǎo)教師姓名李平教授電子科技大學(xué)成都崔自中高工成都華微電子科技有限公司成都（職務(wù)、職稱、學(xué)位、單位名稱及地址）申請專業(yè)學(xué)位級別碩士專業(yè)學(xué)位類別工程碩士工程領(lǐng)域名稱軟件工程提交論文日期2011.5.
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速SERDES接口的關(guān)鍵電路設(shè)計.pdf
- 電路cad 仿真電路設(shè)計
- 高速ADC的輸入輸出接口電路設(shè)計.pdf
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- JATG接口電路設(shè)計.dwg
- boost電路設(shè)計及matlab仿真
- ARM+FPGA的多路高速AD接口電路設(shè)計.pdf
- 用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計.pdf
- ARM11高速電路設(shè)計與仿真.pdf
- 高速CIS時鐘發(fā)生電路及驅(qū)動電路設(shè)計.pdf
- IPoverCCSDS適配器高速接口電路設(shè)計與實現(xiàn).pdf
- 具有預(yù)加重和均衡的高速CML接口電路設(shè)計.pdf
- 基于BMM-ESD的電流表達式及電路設(shè)計與仿真.pdf
- 基于Interlaken的高速數(shù)據(jù)傳輸接口電路設(shè)計.pdf
評論
0/150
提交評論