eda綜合課程設(shè)計

1、EDA技術(shù)綜合設(shè)計,電工電子實驗教學中心,一、EDA-V型實驗系統(tǒng)介紹,1、系統(tǒng)整體結(jié)構(gòu)圖2、將要用到的主要模塊8位七段數(shù)碼管顯示模塊；16×16點陣模塊；CPLD/FPGA適配器接口；12位按鍵輸入模塊；18位撥碼開關(guān)輸入模塊；蜂鳴器輸出模塊；可調(diào)數(shù)字信號源；8×2LED燈。,實驗系統(tǒng)布局圖,返回,8位七段數(shù)碼管顯示模塊：,數(shù)碼管為共陰數(shù)碼管。本模塊的輸入口共有11個，其中8個段信號輸入口，分別為

2、A、B、C、D、E、F、G、DP；3個位信號輸入口，分別為SEL0、 SEL1、 SEL2。其中SEL0、 SEL1、 SEL2位于16×16點陣模塊區(qū)，它們經(jīng)3-8譯碼器后送給數(shù)碼管作位選信號，最左邊為第一位，對應(yīng)關(guān)系如下表：,返回,16×16點陣模塊；,列選信號為SEL0～SEL3經(jīng)4-16線譯碼器后給出，最右邊為第一列；行選信號為L0～L15，最上方為第一行。,返回,CPLD/FPGA適配器接口：

3、 下載該芯片時將芯片選擇開關(guān)撥向CPLD。,18位撥碼開關(guān)輸入模塊：開關(guān)撥向下時為低電平，撥向上時為高電平。輸出口最左邊對應(yīng)開關(guān)D17，最右邊對應(yīng)開關(guān)D0。,蜂鳴器輸出模塊；當輸入口BELL_IN輸入高電平時，蜂鳴器響。,12位按鍵輸入模塊開關(guān)彈起時為高電平，按下時為低電平。輸出口最左邊對應(yīng)開關(guān)K1。,返回,可調(diào)數(shù)字信號源： 時鐘信號源可產(chǎn)生從1.2Hz~20MHz之間的任意頻率。該電路采用全數(shù)字化設(shè)計，提供的最

4、高方波頻率為20MHz，最低頻率為1.2Hz，并且頻率可以在這個范圍內(nèi)隨意組合變化。整個信號源共有6個輸出口（CLK0～CLK5），每個輸出口輸出的頻率各不相同，通過JP1～JP11這11組跳線來完成設(shè)置。具體設(shè)置方案見實驗指導書。,返回,二、總結(jié)報告與注意事項,1、實驗注意事項嚴禁帶電插拔“JTAG”下載電纜！為了安全地使用下載電纜，防止損壞下載電纜中的器件和計算機主板的并口，應(yīng)在計算機及實驗箱均斷電的情況下，插入或拔出下載電纜。

5、插入下載電纜的步驟：確認完全斷電——下載電纜并口與計算機并口相連——下載電纜JTAG口與實驗箱的JTAG口相連——接通實驗箱電源——接通計算機電源；拔出下載電纜的步驟：關(guān)閉實驗箱電源——拔下JTAG電纜插頭——實驗箱內(nèi)部連線——接通實驗箱電源——進行功能驗證。,測試完畢，先斷掉EDA實驗箱的電源，再把JTAG電纜的小插頭插入實驗箱的JTAG插座，然后接通實驗箱電源，準備下一次的設(shè)計下載。,2、總結(jié)報告的書寫要求見老師下發(fā)模板。

6、內(nèi)容：總結(jié)報告應(yīng)至少包括以下內(nèi)容：封面；前言；目錄；任務(wù)書（合作人、分工方案）；正文；（設(shè)計要求、實驗目的、實驗方案、實驗原理、硬件要求、實驗步驟、源程序（*.vhd）和原理圖（*bdf）仿真調(diào)試和下載結(jié)果、硬件測試報告、數(shù)據(jù)處理及分析結(jié)果等等）。收獲和體會；對設(shè)計工作的總結(jié)與展望；參考文獻。,要求：1、內(nèi)容完整，主題突出，詳略得當，語言流暢；2、書寫格式規(guī)范，條理清晰，圖文結(jié)合，手寫本應(yīng)字跡清楚、工整。3、必須獨立完成，不

7、允許大段抄寫參考資料中的內(nèi)容，作同一設(shè)計的同學，報告不允許雷同。4、對程序文本的書寫和電路圖以及示意圖的作圖要規(guī)范、美觀。,一、設(shè)計任務(wù)1、設(shè)計一個同步時鐘使能及同步清0的增1十二進制計數(shù)器；2、設(shè)計一個具有同步時鐘使能、同步清零的六十進制可逆計數(shù)器;3、設(shè)計一個共陰7段數(shù)碼管控制接口，要求：在時鐘信號的控制下，使3或4位數(shù)碼管動態(tài)刷新顯示上述計數(shù)器的計數(shù)結(jié)果。,EDA綜合課程設(shè)計（一） —計數(shù)器及數(shù)碼顯示綜合設(shè)

8、計,三、實驗連線 計數(shù)器的輸入時鐘信號接時鐘電路的相應(yīng)輸出（CLK0~CLK5），復位信號接撥碼開關(guān)或按鍵，輸出信號接七段顯示譯碼器的數(shù)據(jù)輸入端； 將七段顯示譯碼器的clk端接時鐘輸出，并使輸入頻率約為5MHZ，led[6..0]分別接顯示模塊的a--g，SEL[2..0]分別接顯示模塊的SEL2~SEL0。,依題意考慮CP 和CP2關(guān)系。,,,同時，還有一個問題不可忽視，就是位掃描信號的頻率至少需要多少以上，才能使顯示

9、器不閃爍？簡單的說，只要第個掃描頻率超過人的眼睛視覺暫留頻率24HZ以上就可以達到點亮單個顯示，卻能享有6個同時顯示的視覺效果，而且顯示也不閃爍。,一、設(shè)計要求： 秒表的邏輯結(jié)構(gòu)主要由顯示譯碼器、分頻器、十進制計數(shù)器、六進制計數(shù)器和報警器組成。在整個秒表中最關(guān)鍵的是如何獲得一個精確的100Hz計時脈沖，除此之外，整個秒表還需有一個啟動信號和一個歸零信號，以便秒表能隨意停止及啟動。 秒表共有6個輸出顯示，

10、分別為百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6個計數(shù)器與之相對應(yīng)，6個計數(shù)器的輸出全都為BCD碼輸出，這樣便于和顯示譯碼器的連接。當計時達60分鐘后，蜂鳴器報警。,EDA綜合課程設(shè)計（二） ——數(shù)字秒表設(shè)計,二、模塊結(jié)構(gòu)四個10進制計數(shù)器：用來分別對百分之一秒、十分之一秒、秒和分進行計數(shù)；兩個6進制計數(shù)器：用來分別對十秒和十分進行計數(shù)；分頻率器：用來產(chǎn)生100HZ計時脈沖；顯示譯碼器：完成對顯示

11、的控制。,三、硬件要求： 主芯片EPF10K10LC84-4。 6位八段掃描共陰級數(shù)碼顯示管。 二個按鍵開關(guān)（歸零，啟動）。,四、實驗內(nèi)容及步驟：1.根據(jù)電路持點，用層次設(shè)計概念將此設(shè)計任務(wù)分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口。讓幾個學生分做和調(diào)試其中之一，然后再將各模塊合起來聯(lián)試。以培養(yǎng)學生之間的合作精神，同時加深層次化設(shè)計概念。2.了解軟件的元件管理深層含義，以及模塊元件之間的連接概念，對于不同目錄下

12、的同一設(shè)計，如何熔合。3.適配劃分前后的仿真內(nèi)容有何不同概念，仿真信號對象有何不同，讓學生有更深一步了解。熟悉了CPLD設(shè)計的調(diào)試過程中手段的多樣化。4.按適配劃分后的管腳定位，同相關(guān)功能塊硬件電路接口連線。5 所有模塊全用VHDL語言描述。,數(shù)字秒表內(nèi)部結(jié)構(gòu)圖。,,五、實驗連線：輸入接口：1．秒表的歸零，啟動信號RESET、START的管腳分別連接按鍵開關(guān)。2． 蜂鳴器鳴響信號SPEAKER接蜂鳴器的輸入。3

13、．秒表計數(shù)時鐘信號CLK的管腳同2.5MHZ時鐘源相連。 輸出接口：秒表掃描顯示的驅(qū)動信號管腳SEL2，SEL1，SEL0和A～G參照設(shè)計一中的連法。,一、設(shè)計要求（數(shù)字鐘的功能）1．具有時，分，秒，計數(shù)顯示功能，以24小時循環(huán)計時。2．具有清零、調(diào)節(jié)小時、分鐘功能。3. 具有整點報時功能。,EDA綜合課程設(shè)計（三） ——數(shù)字鐘設(shè)計,二、實驗目的：1．掌握多位計數(shù)器相連的設(shè)計方法。2．掌握十進制、六進制

14、、二十四進制計數(shù)器的設(shè)計方法。3．鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動及編碼。4．掌握揚聲器的驅(qū)動。5．掌握EDA技術(shù)的層次化設(shè)計方法。,三、硬件要求：1．主芯片EPF10K10LC84-4。2．蜂鳴器。3．8位八段掃描共陰極數(shù)碼顯示管。4．三個按鍵開關(guān)（清零，調(diào)小時，調(diào)分鐘）。,四、設(shè)計原理：在同一芯片EPF10K10上集成了如下電路模塊： 1．時鐘計數(shù)：秒——60進制BCD碼計數(shù)；分——60進制BCD碼計數(shù)；

15、時——24進制BCD碼計數(shù)；同時整個計數(shù)器有清零，調(diào)分，調(diào)時功能。在接近整數(shù)時間能提供報時信號。2．具有驅(qū)動8位八段共陰掃描數(shù)碼管的片選驅(qū)動信號輸出和八段字形譯碼輸出。3．蜂鳴器在整點時有報時驅(qū)動信號產(chǎn)生。,五、實驗內(nèi)容及步驟：1.根據(jù)電路持點，用層次設(shè)計概念將此設(shè)計任務(wù)分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口。培養(yǎng)學生之間的合作精神，同時加深層次化設(shè)計概念。2.了解軟件的元件管理深層含義及模塊元件之間的連接

16、概念，對于不同目錄下的同一設(shè)計，如何融合。3.適配劃分前后的仿真內(nèi)容有何不同概念，仿真信號對象有何不同，讓學生有更深一步了解。熟悉了CPLD設(shè)計的調(diào)試過程中手段的多樣化。4.按適配劃分后的管腳定位，同相關(guān)功能塊硬件電路接口連線。,六、模塊說明:各種進制的計數(shù)及時鐘控制模塊（10進制、6進制、24進制）;掃描分時顯示、譯碼模塊; 揚聲器編碼模塊;各模塊都用VHDL語言編寫。各功能模塊連接示意圖如圖所示。,,數(shù)字鐘各模塊連接示

17、意圖,七、實驗連線：輸入接口：1．代表清零、調(diào)時、調(diào)分信號RESET、SETHOUR、SETMIN的管腳分別連接按鍵開關(guān)。2．代表計數(shù)時鐘信號CLK和掃描時鐘信號CLKDSP的管腳分別同1HZ時鐘源和32HZ（或更高）時鐘源相連。輸出接口：1．代表掃描顯示的驅(qū)動信號管腳SEL2，SEL1，SEL0和A～G參照設(shè)計一中的連法。2．代表揚聲器驅(qū)動信號的管腳SPEAK同揚聲器驅(qū)動接口SPEAKER相連。,EDA綜合課程設(shè)計（四）

18、 ——交通燈控制器設(shè)計,一、設(shè)計要求：1、主干道和支干道交替放行，主干道每次放行30秒，支干道每次放行20秒。2、每次綠燈變紅燈時，黃燈先亮5秒鐘，此時原紅燈不變。3、用十進制數(shù)字（遞減計數(shù)）顯示放行和等待時間。4、參考實際生活中情況，完善該電路功能。,,一、 設(shè)計要求  設(shè)計一個共陰16X16點陣控制接口，要求：在時鐘信號的控制下，使點陣動態(tài)點亮，顯示一定的字符或圖案花樣，其中位選信號為

19、16-4編碼器編碼輸出。,,EDA綜合課程設(shè)計（五） ——16X16點陣顯示綜合實驗,控制器的引腳功能圖如上圖所示，其中：DIN[3..0]為顯示花樣模式選擇，高電平有效；CLK為時鐘輸入端；DOTOUT[15..0]為行驅(qū)動信號輸出；SELOUT[3..0]為列選信號輸出，為16-4編碼信號。,16X16點陣控制接口引腳功能,圖案1,實現(xiàn)16X16點陣的16列同時從上往下依次點亮，全亮后16列又同時從下往上依次熄滅

20、。,列選信號：采用與7段數(shù)碼管的位選信號一樣的處理方法，即列掃描信號頻率大于24HZ。,行驅(qū)動信號：可以采用移位的方法，可先定義一個16位的信號，若最高位置為‘1’，我們采用右移的方法，使每一位都置‘1’，這就實現(xiàn)依次點亮；當?shù)?位也置‘1’后，給第0位置‘0’，再采用左移的方法將每一位又重新置‘0’，這樣就實現(xiàn)了反相依次熄滅，等第15位為‘0’時，又重新開始，以此循環(huán)。 對于其他的顯示花樣（比如文字顯示），請自行設(shè)計。,三、實

21、驗連線 將CP端接時鐘輸出，并使輸入頻率約為1MHz，DIN[3..0]分別接4位撥碼開關(guān)，DOTOUT[15..0]分別接顯示模塊的L15~L0，SELOUT[3..0]分別接顯示模塊的SEL3~SEL0。,1、系統(tǒng)設(shè)計要求 （1）要有2種花型變化。 （2）2種花型可以自動變換，循環(huán)往復。 （3）具有清零開關(guān)。 2、用給定IC設(shè)計、安裝與調(diào)試彩燈控制器,具體要求如下:（1） 控

22、制器有四組輸出,每組至少能驅(qū)動四只LED。（2）設(shè)計用十六只LED組成的彩燈圖案。圖案的狀態(tài)變換至少有2種,并且能自動切換。（3）彩燈圖案狀態(tài)變換的速度至少有快、慢兩種。,,EDA綜合課程設(shè)計（六） ——彩燈控制器,（ 4）安裝并調(diào)試彩燈控制器 3、具體操作我們可以使用循環(huán)結(jié)構(gòu)可以讓一種花色亮一段時間，再進入另一種花色，而這中間的時間控制可以通過制作分頻器來控制。安有清零端，當按下按鈕，全滅。（難點：如何控制

23、時間使其循環(huán)，一種花色亮了一段時間，在進入另一種花色，并且使其也亮相同的時間）。,一、 設(shè)計要求 要求能實現(xiàn)年、月、日的計時功能。同時將計時結(jié)果通過8個七段數(shù)碼管顯示，并且可通過兩個設(shè)置鍵，對計時系統(tǒng)的有關(guān)參數(shù)進行調(diào)整。具體系統(tǒng)功能面板如下圖所示：,,EDA綜合課程設(shè)計（七） ——年歷日歷設(shè)計,二、設(shè)計原理 根據(jù)系統(tǒng)的設(shè)計要求，計時電路可分為計日電路、計月電路、計年電路等3個子模塊，這3個子模塊

24、必須都具有預置、計數(shù)和進位功能，設(shè)計思想如下：,(1) 計日電路：將計時電路產(chǎn)生的進位脈沖信號作為計日電路的計數(shù)時鐘信號，通過系統(tǒng)辨認，確定本月總天數(shù)X(包括28、29、30、31四種情況)，待計數(shù)至X＋1瞬間，進位，計月電路加1，而計日電路返回1重新開始計數(shù)。 (2) 計月電路：將計日電路產(chǎn)生的進位脈沖信號作為計月電路的計數(shù)時鐘信號，待計數(shù)至12瞬間，進位，計年電路加1，而計月電路返回1重新開始計數(shù)。 (3)

25、 計年電路：將計月電路產(chǎn)生的進位脈沖信號作為計年電路的計數(shù)時鐘信號，待計數(shù)至100瞬間，計年電路返回0重新開始計數(shù)。,對于系統(tǒng)中的時間調(diào)整電路，擬通過模式和調(diào)整兩個外部按鍵完成。模式鍵負責切換正常時間計數(shù)模式和時間調(diào)整模式，調(diào)整模式切換順序如圖7.8所示。調(diào)整鍵負責在時間調(diào)整模式之下，對當前模式的計時結(jié)果進行調(diào)整。,調(diào)整模式切換順序,硬件使用：1、7段數(shù)碼管2、主芯片EPF10K10LC84-43、撥健開關(guān),一、 設(shè)計要求

26、60; 設(shè)計一個可容納四組參賽者的數(shù)字智力搶答器，具有第一搶答信號的鑒別和鎖存功能。要求實現(xiàn)以下功能：1. 搶答鑒別模塊；搶答計時模塊； 搶答計分模塊；譯碼顯示模塊。2. 搶答鑒別電路中，可設(shè)計成只有四種情況，可簡化電路復雜性3. 計分器電路中，根據(jù)設(shè)計原則，按一定數(shù)進制進行加減4. 計時器電路中，有計時初始值的預置功能，又有減計數(shù)功能,,EDA綜合課程設(shè)計（八） ——智力搶答器設(shè)計,5

27、0,硬件使用：1、撥健開關(guān)2、7段數(shù)碼管若干3、LED（四個）4、主芯片EPF10K10LC84-4,數(shù)字頻率計是一種用十進制數(shù)字顯示被測信號頻率的數(shù)字測量儀器，其功能是測量正弦信號，方波信號，尖脈沖信號以及其他各種單位時間內(nèi)變化的物理量，因此已經(jīng)成為電路設(shè)計的常用原器件之一，有它不可取代的地位。 本課題要設(shè)計的是簡易數(shù)字頻率計，使其頻率值以十進制的數(shù)在數(shù)碼管上顯示出來。從而可以直接的看出頻率值，相對比較直觀，而且誤差相對較