第三章 原理圖輸入設計方法

1、第三章 原理圖輸入設計方法,EDA,3.1 原理圖設計方法,原理圖編輯流程準備：安裝max＋plusII并進入該環(huán)境,,,,,,,,,,,,1.建立一個新的原理圖文件,File > New選擇Graphic Editor file (gdf 格式文件),2.輸入元件,Max+plusII的內建函數,較大規(guī)模器件庫——mega_lpm，一些比較大的并可做參數設置的元件，使用中需要對其參數進行設置，稱為參數可設置兆功能庫.,中

2、規(guī)模器件庫——mf，數字電路中一些中規(guī)模器件庫，如74系列邏輯器件。,基本元件庫——prim，常用基本元件庫，如AND、OR、VCC、GND、INPUT、OUTPUT,調出符號,雙擊空白處單擊右鍵－>enter symbol,可以直接輸入符號名，如input，and2，7474等,符號庫，第一行是用戶的工作庫（Work Library）路徑。點擊任一個庫的路徑，都會在Symbol Files下顯示所有的符號文件名。,最后點擊“o

3、k”,元件的編輯,移動旋轉右鍵菜單Edit菜單刪除復制簡單的方法，“ctrl＋移動”,簡單的方法：將兩個元件的引腳處對齊，拖動一個元件，自動形成連線用鼠標畫兩個引腳的連線不能重疊連線不能進入元件的虛線框內部,按下橡皮筋按鈕,連線,引腳的命名,雙擊引腳名注意第一個字符必須為英文，以后可用下劃線、數字等組合下劃線前后要有字母或數字“/”“-”“%”都是非法的大小寫的意義一樣,總線,先畫一條線－>

4、單擊右鍵－> Line style－>粗線引腳名或總線名的規(guī)則為****[m..n]或者[n..m]，其中m>n≥0，最多可以代表256個引腳名。一般采用[n－1..0]。,節(jié)點,引腳間的連線（細線）可以稱為節(jié)點，節(jié)點是可以命名的，命名規(guī)則與引腳相同。如果不想連線太多，可以對本質上相連的節(jié)點取一致的名稱,選中一條細線，當有小■閃爍時，表示可以進行命名,3.保存文件,注意最上面的標題欄：

5、 有可能不是 Untitled1這里是指示環(huán)境的當前設計項目,,注意此時的文件名“Untitled1”,,,,注意為了方便同一個項目下的文件查找方便，最好事先特別建立一個目錄為該項目的專用目錄，目錄下存放所有相關的文件文件的路徑不能包含漢字，不能用空格保存的文件名不要和庫文件名相同，如and2、7402等等,4.將當前設計設置為工程文件,,,,將當前設計設置為工程文件,新建一個Project,5.編譯Compile,按下若

6、有錯誤－>雙擊Message欄中的紅字,正確,注意：此時菜單欄中出現了Processing選項,編譯器網表cnf,數據庫建庫,邏輯綜合,邏輯分割,適配rpt,時序仿真網表文件snf,裝配,,時序仿真與功能仿真,編譯器網表cnf,數據庫建庫,功能仿真網表文件snf,6.建立仿真文件,創(chuàng)建仿真波形文件,,注意，波形文件（scf）的名稱一定要與對應的原理圖文件的名稱（gdf）相同,,,1,2,3,4,對單個輸入端子設置波形,波形為低電

7、平,波形為高電平,波形為不確定態(tài),波形為高阻態(tài),波形反相,為波形賦時鐘值,為波形賦計數器值,對成組輸入端子設置波形,為群組信號賦值,怎樣合組？,7.啟動仿真,按下仿真按鈕,,設置仿真柵格單位的意義,仿真柵格單位是設置時鐘周期的最小單位，即時鐘周期最小等于柵格單位，最大等于柵格單位的倍數。P46（思考題：如何設置Grid Size？時鐘信號周期如何設置？）,仿真柵格單位Grid Size: 規(guī)定每個柵格的最小時間單位 ，時間值顯示在每個柵

8、格豎線的上方。,Grid Size,Options->Grid size,輸入網格值，默認100ns,設置仿真終止時間的意義,仿真終止時間End Time:規(guī)定何時終止施加輸入向量。系統(tǒng)默認為1us，對簡單邏輯電路足夠了，但復雜電路需要仿真的時間遠遠超過1us，要人工重新設置。 (如何設置End Time？),End Time,File->End Time,輸入仿真截止時間，默認1us,設置觀察時間范圍的意義,觀察時

9、間范圍Time Range:規(guī)定仿真波形的可觀察范圍，要求Time Range<= End Time。(如何設置Time Range ？),Time Range,View->Time Range,輸入可見的時間范圍,8.選擇器件,,,再次編譯！,9.引線端子適配,按下,,分配引腳,方法一：鼠標拖動,,方法二：鎖定方法Assign－>Pin/Location/Chip,注意,分配引線端子后一定要重新編譯,同理，對原

10、理圖做任何修改后，也一定要重新編譯,,10.時序仿真和延時分析,11.器件編程（下載）,12.器件測試,GW48系列實驗開發(fā)系統(tǒng),創(chuàng)建自己的元件,首先先檢查自己的元件有無錯誤Save & Check,3.2 1位全加器設計,1位加法器的功能：實現兩個1位二進制數相加半加器全加器,只考慮本位兩個一位二進制數A和B相加,而不考慮低位進位,既有本位兩個一位二進制數A和B相加,又有低位進位Ci,,1位半加器的真值表,表中的

11、A和B分別表示兩個相加的一位二進制數,S是本位和,Co是進位位。,S＝AB+AB=A+BCo=AB,,,,,1位全加器的定義,全加：將本位兩個1位二進制數和來自低位的進位位相加令A和B分別為兩個相加的1位二進制數,Ci是來自低位的進位位;S是本位和;Co是進位位。,全加器的真值表,S的卡諾圖,,,,,Co的卡諾圖,,,原理圖底層電路設計,原理圖由若干個元件組合而成，當有些元件是多個簡單元件的組合電路時，為了精確仿真組合元件的特性，必

12、須單獨設計組合元件的原理圖設計，這種設計稱為底層電路設計。,原理圖頂層電路設計,當所有的底層元件多設計完畢并生成包裝好的單一元件后，再設計一個總原理圖，把所有的底層元件調出來，進行導線連接、仿真、編程下載，這種設計稱為頂層電路設計。,,分層設計的好處增強設計的可讀性，避免在設計中出現大量復雜的組合邏輯影響檢查和測試效率有利于進行模塊復制，需要復制的電路模塊可以先封裝成底層元件，再在頂層設計中重復調用,,分層設計的要點在底層文件設計

13、完成后執(zhí)行File|Create Default Symbol 命令并編譯在頂層文件中，調用底層設計時,,分層設計的要點在底層文件設計完成后執(zhí)行File|Create Default Symbol 命令并編譯在頂層文件中，調用底層設計時頂層文件不能與底層文件名字相同,仿真的要求：所有輸入情況都要考慮到，即按照真值表設置仿真波形,技巧：選中合組的引腳，單擊右鍵，選擇Enter Group,3．3 數字電子鐘設計,3.3.1 60

14、進制計數器設計,1、六進制計數器設計,（1）數據選擇器設計2選1的數據選擇器的輸入輸出引腳如下：控制線1條定義為s；數據輸入線2條定義為d0,d1；數據輸出線1條定義為y；其真值表如表3-2所示：,表3-2 2選1數據選擇器真值表,設計電路圖如圖3-28所示：,,圖3-28 2選1數據選擇器電路圖,（2）六進制計數器的真值表,（3）6進制計數器設計,利用數字電路設計方法可設計出各觸發(fā)器的D輸入端的驅動方程分別為：,,根據以上驅動

15、方程可設計出圖3-29所示的電路圖。,（4）仿真6進制計數器 建立波形仿真文件，設置輸入信號，如圖3-30所示，可以看出，輸出信號符合設計要求。,,2. 六十進制計數器設計,（1）六十進制計數器的真值表,（2）六十進制計數器設計,,（3）仿真六十進制計數器,,3.3.2 十二進制進制計數器設計,1、十二進制計數器真值表,2．十二進制計數器設計,（1）2進制計數器的設計,,運用10進制計數器74160器件與2進制計數器

16、可以完成12進制計數器的設計,（2）十二進制計數器設計,,3. 仿真12進制計數器,,3.3.3 數字電子鐘頂層電路設計,1．數字電子鐘頂層電路設計,,2．仿真數字鐘,,3．4 利用LPM兆功能塊的電路設計,3.4.1 常用LPM兆功能塊,3.4.2 基于LPM-COUNTER的數據分頻器設計,data[]:置入計數器的并行數據輸入。clock：上升沿觸發(fā)計數時鐘輸入。clk_en：高電平使能所有同步操作輸入信號。cnt_en：

17、計數使能控制，但不影響其他控制信號，如sload、sset、sclr等。updown：計數器加減控制輸入。cin：最低進位輸入aclr：異步清零輸入aset：異步置位輸入sload：在clk的上升沿同步并行數據加載輸入。Q[]：計數輸出。cout：計數進位或借位輸出。LPM_WIDTH：計數器位寬。,,,3.4.3 制作一個兆功能模塊,,,,,3．5 波形輸入設計,3.5.1 創(chuàng)建波形設計新文件并指定工程名稱,,3.

18、5.2 創(chuàng)建輸入、輸出和隱埋節(jié)點,,,3.5.3 編輯隱埋狀態(tài)機節(jié)點波形,(1)在菜單欄中選擇Option/Grid Size命令，彈出Grid Size對話框，在其中輸入“30.0ns”，即把網格尺寸設置為30ns。(2)單擊“Speed”節(jié)點的“Value”區(qū)，選中它的整個波形。(3)在菜單欄中選擇Edit/Overwrite/State Name命令，或是直接單擊波形編輯器窗口左側的按鈕，這時會彈出Overwrite St

19、ate Name對話框，如圖3-46所示。,,(4)在State Name文本框中輸入“l(fā)egal”，單擊OK按鈕，整個波形都被狀態(tài)名“l(fā)egal”覆蓋。(5)結合波形編輯器窗口左側的按鈕和窗口滾動條使波形300ns~540ns之間的區(qū)域顯示出來。,(6)單擊波形編輯器窗口左側的波形編輯按鈕，鼠標指針的形狀也發(fā)生了相應變化。參考波形編輯器窗口內上方的“時間”區(qū)域，在“Speed”節(jié)點波形的300 ns處按下鼠標，拖動到540ns處松開

20、，這之間的區(qū)域被選中，同時（Overwrite state Name）對話框自動彈出。(7)在(state name)文本框中輸入“warning ”,單擊OK按鈕確認，300ns-540ns之間的波形區(qū)域被狀態(tài)名“warning”所覆蓋。,(8)重復步驟（5）-（7），用狀態(tài)名“ticket”覆蓋540ns-660ns之間的波形區(qū)域。,(9)單擊波形編輯器窗口左側的 按鈕，可以查看全部波形區(qū)域，如圖3-47所示。,,3.5.

21、4 編輯輸入和輸出節(jié)點波形,(1) 單擊波形編輯器窗口左側的波形編輯按鈕后，用鼠標指針拖動選中“accel_in ”節(jié)點波形中270ns-330ns之間的區(qū)域，松開鼠標左健后這一段區(qū)域會自動變成高電平（與初始的低電平相對）。當狀態(tài)機“speed”處于“l(fā)egal ”狀態(tài)時遇到“accel_in”的高電平，會轉變成“warning ”狀態(tài)，表示第1次超速。(2) 重復步驟（1）中的操作，將“accel_in”節(jié)點波形中510ns-570

22、ns之間的區(qū)域也變成高電平，當狀態(tài)機“speed ”處于“warning” 狀態(tài)時遇到“accel_in”的高電平，會轉變成“ticket”狀態(tài)，表示由于第2次超速而得到罰單,(3) 按下ESC 鍵，或是單擊（波形編輯器）窗口左側的按鈕，使鼠標指針恢復選擇狀態(tài)，拖動鼠標選中“accel_in”節(jié)點波形國630ns-690ns之間的區(qū)域，選擇菜單欄中的（Edit）/（ overqrite）/（undefined(x)）命令，或直接單擊（

23、波形編輯器）窗口左側的按鈕，使這一段變成不定狀態(tài)。,(4)“reset”節(jié)點波形不用作任何修改，保持為低電平。(5) 選中“clk”節(jié)點的整個波形，方法可以是單擊“clk節(jié)點的“Name”、“Type”和“Value”中任何一個區(qū)域。選擇菜單欄中的Edit/Overwrite/clock命令，或者直接單擊波形編輯窗口左側的按鈕，這時將會彈出Overwrite Clock對話框如圖3-48所示，在Multiplied By對話框中輸入“

24、2”，單擊OK按鈕確認。,(6) 編輯輸出節(jié)點“get_ticket”的波形，使其540ns~660ns之間的區(qū)域變?yōu)楦唠娖?，它對應著狀態(tài)機“Speed”的“ticket”狀態(tài)，表示得到罰單，至此所有節(jié)點波形都已編輯完成，如圖3-49所示。,,3.5.5 查看波形情況(1) 在鼠標指針處于選擇狀態(tài)時，點擊波形區(qū)域的0ns處，或者拖動參考柄，將指針移到波形的起點處。(2)按鍵盤的“ ”鍵，可使參考指針跳至下一個邏輯電平跳變沿處，

25、也可通過選擇菜單欄中的Utilities/Find Next Transition命令來實現本步操作。(3) 重復移動參考指針到每個跳變沿處，跳變沿的邏輯電平值或狀態(tài)名將顯示在Value區(qū)。,3.5.6 保存文件并檢查錯誤在菜單欄中選擇File/Project/Save & Check命令保存當前文件并檢查語法錯誤，系統(tǒng)會自動啟動編譯器并給出檢查報告。檢查通過后關閉編譯器，返回文本編輯器窗口。3.5.7 創(chuàng)建默認的功能模塊