基于FPGA的雙核導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì).pdf

1、近年來(lái)，隨著城市化進(jìn)程的飛速發(fā)展，航空領(lǐng)域的不斷進(jìn)步，導(dǎo)航系統(tǒng)在人們的日常生活中顯得越發(fā)重要。國(guó)內(nèi)目前對(duì)于導(dǎo)航系統(tǒng)的設(shè)計(jì)主要是采用主從式結(jié)構(gòu)，即采用兩片或者更多片的微處理器，分別負(fù)責(zé)導(dǎo)航傳感器的數(shù)據(jù)采集和導(dǎo)航數(shù)據(jù)的解算。這種設(shè)計(jì)一般是可行的，且能達(dá)到使用的要求，但在對(duì)導(dǎo)航系統(tǒng)有嚴(yán)格的成本、體積和功耗限制時(shí)，往往這種系統(tǒng)就無(wú)法滿足要求，該結(jié)構(gòu)靈活性較差，并且多處理器之間的通信也是該結(jié)構(gòu)的一個(gè)瓶頸。而且這種結(jié)構(gòu)也隨著FPGA可內(nèi)嵌多處理器內(nèi)

2、核技術(shù)的發(fā)展而顯得有些冗余。
　　 多處理器系統(tǒng)具有優(yōu)化性能的優(yōu)點(diǎn)，但幾乎總是以極大的增加系統(tǒng)軟件和硬件的復(fù)雜度為代價(jià)。于是在實(shí)時(shí)性嵌入式系統(tǒng)中，在一片處理器上使用多核技術(shù)來(lái)實(shí)現(xiàn)不同的任務(wù)和功能的方案獲得了廣泛的認(rèn)可。Altera公司生產(chǎn)的FPGA器件為開(kāi)發(fā)非對(duì)稱的嵌入式多處理器系統(tǒng)提供了理想平臺(tái)，因?yàn)橥ㄟ^(guò)使用SOPC Builder工具易修正性和良好的協(xié)調(diào)硬件等特性可以為設(shè)計(jì)的實(shí)現(xiàn)提供最佳的系統(tǒng)性能，而且Altera公司在FP

3、GA器件尺寸上的改進(jìn)使在單片上嵌入多NiosⅡ處理器的系統(tǒng)設(shè)計(jì)成為可能。并且，有了像SOPC Builder這樣高性能的集成工具，可以針對(duì)不同系統(tǒng)結(jié)構(gòu)進(jìn)行快速的設(shè)計(jì)、建立和評(píng)估。
　　 這種選用一片F(xiàn)PGA處理器，采用SOPC設(shè)計(jì)的方法，并植入兩個(gè)嵌入式處理器內(nèi)核的設(shè)計(jì)方案，改變了當(dāng)前主導(dǎo)的利用DSP＋FPGA進(jìn)行導(dǎo)航計(jì)算機(jī)設(shè)計(jì)的思想，且縱觀當(dāng)前的發(fā)展局勢(shì)，F(xiàn)PGA與DSP之間的差距也正在逐漸縮小。特定FPGA還具有超越DSP的