基于DSP和FPGA的多功能嵌入式導(dǎo)航計(jì)算機(jī)系統(tǒng)設(shè)計(jì).pdf

1、為適應(yīng)組合導(dǎo)航計(jì)算機(jī)的微型化、高性能度的要求,拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域.本文進(jìn)行了基于DSP和FPGA的組合導(dǎo)航系統(tǒng)設(shè)計(jì)研究.論文首先根據(jù)組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求,提出了基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案.該方案是以DSP作為處理器,由FPGA實(shí)現(xiàn)輸入輸出等外圍接口,完成對IMU信號的采集和緩存、多串行口的擴(kuò)展、鍵盤接口擴(kuò)展以及液晶顯示接口擴(kuò)展等功能;DSP通過EMIF接口實(shí)現(xiàn)和FPGA通信.然后論文重點(diǎn)進(jìn)行了采用FPG

2、A實(shí)現(xiàn)FIFO緩存、ADC采樣控制器和接口單元、異步串行通訊接口、小鍵盤接口和液晶顯示接口的設(shè)計(jì),并對各功能模塊進(jìn)行了時(shí)序仿真驗(yàn)證,同時(shí)針對各功能模塊設(shè)計(jì)了驅(qū)動軟件.最后,為進(jìn)一步縮小導(dǎo)航計(jì)算機(jī)的體積,論文提出了基于嵌入PowerPC的FPGA的SOPC設(shè)計(jì)方案,并對片上系統(tǒng)的硬件結(jié)構(gòu)進(jìn)行了設(shè)計(jì).論文中所有接口設(shè)計(jì)使用VHDL語言采用自頂向下、層次化、模塊化系統(tǒng)設(shè)計(jì)方法.高速浮點(diǎn)DSP作為導(dǎo)航處理器,FPGA作為外設(shè)接口單元,使DSP專

3、注于復(fù)雜的導(dǎo)航解算,提高了系統(tǒng)效率和速度.VHDL語言描述的設(shè)計(jì)模塊作為IP核可重用,修改升級靈活,設(shè)計(jì)IP核也可以直接應(yīng)用于片上系統(tǒng)設(shè)計(jì)中.同時(shí),本文提出的多串行口擴(kuò)展硬件實(shí)現(xiàn)簡單;硬件實(shí)現(xiàn)帶有緩存的高速ADC信號采集控制具有不占用CPU資源、運(yùn)行速度快的特點(diǎn).FPGA可重新編程、VHDL模塊可重用,因此用FPGA設(shè)計(jì)接口電路靈活方便,升級容易.用高速度、小體積、低功耗、低成本的DSP和FPGA設(shè)計(jì)導(dǎo)航計(jì)算機(jī)適應(yīng)了其微型化、高性能、低